核芯互联推出CLF04828:超低噪声去抖时钟

发布时间:2025-03-03 13:56
作者:AMEYA360
来源:核芯互联
阅读量:1862

  随着现代电子系统对高精度、高可靠性时钟信号需求的不断提升,时钟抖动成为影响系统性能的关键因素。核芯互联科技有限公司重磅推出CLF04828超低噪声去抖时钟,凭借其领先的双PLL架构、超低相位噪声和灵活的输出配置,为多领域高性能应用提供了强大的技术支持。

核芯互联推出CLF04828:超低噪声去抖时钟

  产品亮点解析:性能与灵活性的完美结合

       1. 超低抖动与噪声性能79 fs RMS抖动(12 kHz到20 MHz积分):极大降低信号失真和误码率,提升系统稳定性。

  -161 dBc/Hz底噪(245.76 MHz下):在高频应用中展现卓越的信号完整性,特别适合对相位噪声敏感的通信和测量设备。

  2. 强大的输出能力14路差分时钟输出,支持最多7路SYSREF时钟,满足复杂系统的多路同步需求。

  最高输出频率达2.7 GHz,支持LVPECL、LVDS等多种接口标准,适配不同场景。

  输出支持1到32的整数分频,和32bit小数分频,并具备50%占空比,提供灵活的频率配置。

  3. 灵活的工作模式双PLL模式:通过第一级PLL实现抖动消除,第二级PLL提供高性能时钟输出。

  0延迟模式:实现输入与输出信号的相位同步,支持确定性延迟设计。

  保持模式(Holdover):在输入时钟丢失时,保持输出时钟的稳定性,确保系统连续运行。

核芯互联推出CLF04828:超低噪声去抖时钟

  4. 高精度延迟调节支持40 ps步进的模拟延迟和高精度数字延迟,满足对时钟相位的精确控制需求。

  5. 高可靠性设计宽工作温度范围:-40℃至85℃,适应严苛的工业环境。

  QFN-64封装:优化的热性能设计,确保芯片在高功耗场景下的稳定运行。

  典型应用场景:赋能多行业技术创新

       CLF04828以其卓越的性能和灵活性,广泛适用于以下领域:

  1. 无线通信基础设施支持JEDEC JESD204B标准,为5G基站、雷达通信等应用提供高精度时钟同步,提升数据传输效率。

  2. 数据中心与高性能网络设备适配SONET/SDH、DSLAM等网络协议,优化时钟分配,确保大规模数据处理的稳定性。

  3. 医疗与视频设备高精度时钟同步提升医疗影像设备的分辨率和处理速度,同时助力高品质视频设备实现流畅播放。

  4. 测量与测试仪器提供高稳定性时钟源,满足精密测量和测试设备对低噪声、高精度的苛刻要求。

  技术优势:领先市场,超越竞品

       与市场上的同类产品相比,CLF04828在以下方面展现了显著优势:

  1. 极致的低抖动性能在12 kHz到20 MHz范围内,79 fs RMS抖动优于市场主流产品,显著降低误码率,提升信号完整性。

  2. 灵活的输出配置支持14路差分输出,涵盖LVPECL、LVDS等主流接口,适配多种应用场景,降低客户设计复杂性。

  3. 多样化的工作模式提供双PLL、0延迟、保持模式等多种配置,满足从通信到医疗的广泛需求。

  4. 高可靠性与宽温范围工作温度范围达-40℃到85℃,适应严苛的工业环境,确保产品在极端条件下稳定运行。

  5. 全国产化方案设计、流片、封装均在大陆境内完成,采用全国产化方案。

  典型应用电路:助力系统设计以下为CLF04828的典型应用电路,展示其在FPGA、DAC、ADC等系统中的连接方式:

  双PLL架构第一级PLL通过窄带环路实现抖动消除,第二级PLL提供高性能输出。

  内部VCO驱动多达7个分频/延时模块,可灵活配置14路输出。

  0延迟模式实现输入与输出信号的相位同步,支持确定性延迟设计,适用于需要高同步精度的系统。

  保持模式在输入时钟丢失时,保持输出时钟的稳定性,确保系统连续运行。

  测试结果:卓越性能一览在实际测试中,CLF04828展现了卓越的性能:

  245 MHz时的相位噪声:-161 dBc/Hz,领先市场同类产品。

  983 MHz、1.97 GHz等频率下的输出:无论LVDS还是LVPECL接口,均表现出极低的抖动和噪声。

核芯互联推出CLF04828:超低噪声去抖时钟


(备注:文章来源于网络,信息仅供参考,不代表本网站观点,如有侵权请联系删除!)

在线留言询价

相关阅读
新品发布 | 核芯互联发布CLAFE500国产高性能8通道AFE模拟前端芯片
  核芯互联推出CLAFE500—— 一款专为工业超声成像、水下声纳与探测系统、多通道雷达接收阵列等高端应用场景打造的高度集成模拟前端(AFE)解决方案。该芯片以卓越的信号链性能、完整的TGC成像路径和极低的功耗表现,为声纳及超声系统带来优质的图像质量。  01  芯片简介及实拍  CLAFE500采用多芯片模块(MCM)形式实现,内部集成3个物理裸片:两个4通道AFE裸片(AFE1 / AFE2)及一个8通道ADC裸片,在紧凑的封装内实现8通道完整信号链。  CLAFE500芯片实物(正面丝印&BGA焊球阵列)  裸片互连架构图  8通道简化框图  02  核心性能指标  CLAFE500在1.8V单电源供电下工作,支持-55°C ~ 105°C宽温范围,典型25°C测试条件下展现出优异的模拟前端性能:  03  完整信号链架构  每通道集成低噪声放大器(LNA)、时间可编程增益放大器(TPGA)、可编程增益放大器(PGA)和低通滤波器(LPF),配合后端 14bit ADC,形成一条完整的增益补偿 / 时间增益补偿(TGC)成像路径。  LNA低噪声放大器:支持 12 / 18 / 24 dB 三档增益,单端输入转差分输出,采用专有 MOSFET 输入架构实现超低噪声  TPGA时间可编程增益:-8 ~ 40 dB 连续可调,0.25 dB 步进,支持固定增益模式与上升/下降斜坡 TGC 模式  PGA可编程增益:-12 ~ 30 dB,6 dB 步进,灵活适配不同灵敏度需求  LPF低通滤波器:3 阶巴特沃斯有源滤波,六档带宽可选(145kHz ~ 1320kHz),自动匹配增益优化动态范围  14bit ADC:8 个物理 ADC 核,ENOB 达 12.5 bit,SNR 77 dBFS,LVDS 串行数据输出  04  灵活的时间增益控制  针对声纳及超声成像中信号随深度衰减的特点,CLAFE500内置强大的TGC引擎:  支持上升/下降斜坡模式,通过TGC_SLOPE、TGC_UP_DN 等外部引脚实时控制增益变化;起始增益、停止增益、正/负步进及步进频率均可通过寄存器灵活配置,实现随时间精确变化的增益曲线,有效补偿声波在介质中的传播损耗。  同时,芯片具备快速且一致的过载恢复能力,输入大信号阻塞后输出可在极短时间内恢复正常,确保成像连续性。  上升/下降斜坡模式  05  评估板方案  为帮助客户快速验证与导入,核芯互联同步推出CLAFE500官方评估板(EVB)。板载完整电源管理、FPGA 数据采集及多通道SMA输入接口,开箱即可进行性能评测。  CLAFE500 V1评估板(2026年7月版)  06  典型应用场景  针对声纳及超声成像中信号随深度衰减的特点,CLAFE500内置强大的TGC引擎:  07  接口与易用性  CLAFE500采用标准SPI接口进行寄存器配置,AFE1、AFE2、ADC三裸片共享 SDI / SCLK,独立CS / SDO,便于MCU / FPGA 灵活控制。数字输出采用LVDS差分接口,支持SDR/DDR两种模式,单通道14bit串行数据速率高达 280 Mbps,帧时钟与位时钟齐全,简化后端 FPGA 接收设计。  芯片同时支持硬件关断(PD / PD_FST)与软件关断,可根据系统功耗策略灵活选择,关断响应快速彻底。
2026-08-28 10:51 阅读量:333
新品发布 | 核芯互联发布CLA189系列高精度零漂运算放大器
  核芯互联正式推出CLA189 / CLA2189 / CLA4189 系列高精度运算放大器。该系列集超低噪声、快速稳定、零漂移特性于一身,搭载独特的MUX友好型架构及可控启动系统,是精密仪器测量、信号检测及有源滤波应用的理想之选。  核心参数一览  超高精度:零漂移架构  CLA189采用专有的周期性自动校准技术,实现超低输入偏置电压,并在温度变化和时间推移过程中保持接近零的输入偏置电压漂移。其精度偏移漂移仅为0.05 µV/°C,在全温区(-40°C ~ +125°C)内均能保持稳定性能。  实测亮点:从实测曲线可见,CLA189 在 -40°C 至 +125°C 全温度范围内偏置电压变化极小,共模电压在 (V-)−0.1V 至 (V+)−2.5V 范围内偏置电压保持稳定,为精密直流测量提供坚实保障。  超低噪声:精密信号链的静音之选  得益于零漂移架构,CLA189同时具备超低宽带噪声与零闪烁噪声特性。实测输入电压噪声频谱密度在 1kHz 处仅约5.5 nV/√Hz,0.1Hz ~ 10Hz 峰峰值噪声低至0.1 µVPP。  设计提示:由于CLA189采用CMOS输入结构,兼具低电压噪声与极低电流噪声,在任何实际源阻抗条件下电流噪声贡献均可忽略不计,是高源阻抗应用场景(如传感器前端)的理想选择。  MUX友好型输入:多通道系统的稳定保障  CLA189采用独特的专有输入级设计,在保持高输入阻抗的同时,可在施加大差分输入电压时有效抑制浪涌电流。这解决了开关或多路复用应用中快速切换高电位导致的 RC 滤波网络严重干扰问题。  支持MUX协议的输入接口,切换迅速且保持高输入阻抗  大差分输入电压下有效抑制输入偏置电流浪涌  内置斜率提升功能,配合宽带宽实现出色的稳定性能  可直接用作比较器,差分/共模绝对最大额定值仍以电源为基准  卓越动态性能:快且稳  CLA189具备13.5 MHz单位增益带宽与30 V/µs压摆率,10V阶跃电压下稳定至0.01% 仅需1.1µs,过载恢复时间仅60 ns。无论是高速数据采集还是精密控制回路,都能游刃有余。  鲁棒设计:可靠与易用兼得  相位反转保护:输入信号超出线性共模范围时,输出稳定保持在正确电源轨,绝无意外相位反转  RFI/EMI滤波输入:集成EMI抑制技术,在400MHz ~ 5GHz 频段内具备优异的抗扰性能  高ESD防护:HBM ±4000V / CDM ±1000V,满足工业级可靠性要求  宽温工作:指定温度范围 -40°C ~ +125°C,适应严苛环境  CMRR & PSRR:卓越的电源与共模抑制  实测表现:低频下CMRR 典型值超过152 dB,PSRR表现同样优异,确保在噪声电源环境与变化共模条件下,放大器仍能提供极高的信号保真度。  封装与订购信息
2026-08-24 10:23 阅读量:297
核芯互联丨新品发布 CL3494 , 14位、500 MSPS、JESD204B接口、四通道模数转换器
  【新品发布】核芯互联正式推出 CL3494 高速模数转换器——一款14 位、500 MSPS、四通道、JESD204B 接口的高性能ADC。该产品在关键性能指标上全面对标国际主流产品ADI AD9694,为通信、雷达、测试仪器等领域提供高可靠性的国产化替代方案。  01  产品概述  CL3494是一款四通道、14位、500 MSPS的模数转换器(ADC),内置片内输入缓冲器和采样保持电路,专门针对低功耗、小尺寸和易用性而设计。该器件支持对高达1 GHz的宽带模拟信号进行采样,四个 ADC 核心采用多级差分流水线结构,并集成了输出错误校正逻辑。  每对 ADC 数据输出通过交叉开关多路复用器内部连接到两个 DDC(数字下变频器),每个 DDC 包含最多五个级联信号处理阶段:48位频率变换器、NCO以及最多四个半带抽取滤波器,可显著降低后端 FPGA 的数据处理压力。  02  核心性能实测数据  以下为CL3494 在标准测试条件下的实测交流性能(AVDD1=0.975V, AVDD2=1.8V, AVDD3=2.5V, 500 MSPS, 1.80V p-p差分输入):  03  CL3494 vs AD9694参数对比  CL3494在架构设计和性能定位上全面对标 ADIAD9694,以下为两款产品核心参数横向对比:  对比结论:CL3494 在SNR、SFDR、有效位数等核心动态指标上已达到AD9694同等水平;在功耗控制方面表现尤为突出,四通道总功耗典型值低至1.066W,相比国际同类产品具有显著的功耗优势。内置4通道DDC和快速检测功能,可大幅简化系统 FPGA 侧的数字信号处理负担。  04  典型应用场景  CL3494的高性能与低功耗特性,使其广泛适用于以下领域:  通信多样性多频段接收  凭借1 GHz模拟输入带宽和四通道同步采样能力,CL3494 可单芯片实现多频段、多天线同时接收,配合内置 DDC 的灵活频率调谐与抽取功能,完美适配5G 小基站、Massive MIMO等复杂通信架构。  雷达与信号情报  500 MSPS 采样率与85 dBFS 的SFDR 性能,确保在强干扰环境下仍能捕获微弱目标信号。快速检测输出(FD)可在30 个时钟周期内响应输入过载,为雷达接收链路提供快速AGC 保护。  05  产品优势总结  核芯互联CL3494的发布,标志着国产高速高精度ADC在500MSPS 档位实现了与国际一线产品的同台竞技:  性能对标:SNR、SFDR、ENOB等核心指标达到 AD9694 同等水平;  功耗领先:四通道总功耗仅 1.066W,优于国际竞品约 30%;  高度集成:内置 4 路 DDC、温度传感器、快速检测与 JESD204B 高速接口,外围电路极简;  灵活易用:支持 1.44V~2.16V 可编程输入范围,1/2/4/8 可编程时钟分频,SPI 在线配置;  全国产供应链:核芯互联自主设计,保障供应链安全与交付稳定。
2026-08-18 10:33 阅读量:372
核芯互联发布250MHz 高性能 1:4 通用时钟缓冲器
  时钟分配网络是通信设备、工业控制与服务器系统的“心跳”。核芯互联正式推出全国产高性能 1:4 LVCMOS 时钟缓冲器CLB304—— 与国外主流型号引脚完全兼容,并在供电范围、工作频率、功耗与附加抖动等关键指标上实现全面超越。  产品简介  CLB304 是一款高性能、低偏移的通用 1:4 时钟缓冲器,可将一路输入时钟(CLKIN)低抖动地扇出为四路输出时钟(1Y0~1Y3),专为 PCI-X 及通用时钟分配应用设计,满足 3.3V PCI-X 规范。  核心特性• 1:4 LVCMOS 时钟扇出,输出使能(OE)控制  • 工作频率 0 ~ 250MHz(全电压范围)  • 支持 1.8V / 2.5V / 3.3V 三种供电电压  • 输出间偏移(Output Skew)典型值 40ps  • 附加 RMS 相位抖动最低至8.04fs(实测)  • 传播延迟典型值 1.8ns  • 工作温度 -40℃ ~ +85℃,支持 105℃ 板温运行  • ESD:HBM ±4000V / CDM ±1000V  • TSSOP-8 封装,与 CDCLVC1104 引脚兼容关键参数对比:CLB304 vs CDCLVC1104  实测对比 ① | 供电电流:核心电流降低约 78%  在相同测试条件下(Fin=100MHz、全部输出关闭 / 单路输出 CL=5pF),CLB304 与 CDCLVC1104 的供电电流实测对比如下:  数据解读:  • 3.3V 供电、100MHz 输入下,CLB304 核心电流仅3.366mA,约为 CDCLVC1104(15mA)的1/4.5,降低约78%;  • 2.5V 下核心电流 1.62mA vs 6.5mA,1.8V 下 0.58mA vs 2mA,全电压档位全面领先;  • 更低的功耗意味着更低的温升与更高的系统可靠性,尤其适合高密度板卡与密闭设备。实测对比 ② | 附加抖动:最低仅 8.04fs  在 25M / 100M / 156.25M / 250MHz 四个频点、三种供电电压下,CLB304 的输出附加 RMS 抖动(绿色高亮列)实测结果如下:  数据解读:  • 3.3V 供电下附加抖动全频点优于 21fs,250MHz 频点低至8.04fs;  • 2.5V 供电下保持在 24~32fs 区间;  • 即便在 1.8V 低压供电下,附加抖动仍控制在 106fs 以内;  • 作为参照,CDCLVC1104 数据手册标称附加抖动 <100fs(3.3V、12k~20MHz)—— CLB304 实测抖动性能实现数量级级领先。实测输出波形(LVCMOS 3.3V)  以下为 CLB304 在 3.3V 供电下 25MHz ~ 250MHz 的输出实测波形(Keysight 高带宽示波器,40GSa/s)。全频率范围内输出幅度稳定、占空比接近 50%,250MHz 满频输出依然保持良好的信号完整性:  ▎25MHz 输出波形  100MHz 输出波形  200MHz 输出波形  250MHz 输出波形  典型应用
2026-08-04 13:55 阅读量:426
  • 一周热料
  • 紧缺物料秒杀
型号 品牌 询价
TL431ACLPR Texas Instruments
BD71847AMWV-E2 ROHM Semiconductor
RB751G-40T2R ROHM Semiconductor
MC33074DR2G onsemi
CDZVT2R20B ROHM Semiconductor
型号 品牌 抢购
ESR03EZPJ151 ROHM Semiconductor
BU33JA2MNVX-CTL ROHM Semiconductor
BP3621 ROHM Semiconductor
STM32F429IGT6 STMicroelectronics
TPS63050YFFR Texas Instruments
IPZ40N04S5L4R8ATMA1 Infineon Technologies
热门标签
ROHM
Aavid
Averlogic
开发板
SUSUMU
NXP
PCB
传感器
半导体
相关百科
关于我们
AMEYA360微信服务号 AMEYA360微信服务号
AMEYA360商城(www.ameya360.com)上线于2011年,现 有超过3500家优质供应商,收录600万种产品型号数据,100 多万种元器件库存可供选购,产品覆盖MCU+存储器+电源芯 片+IGBT+MOS管+运放+射频蓝牙+传感器+电阻电容电感+ 连接器等多个领域,平台主营业务涵盖电子元器件现货销售、 BOM配单及提供产品配套资料等,为广大客户提供一站式购 销服务。

请输入下方图片中的验证码:

验证码