核芯互联新品发布 | 10MHz-8.5GHz 全频段覆盖：国产低成本、低功耗、高性能射频合成器 CLF2574

　　在当今无线通信基础设施、高精度时钟系统以及高端测试测量领域，射频(RF)合成器作为系统的“心脏”，其相位噪声、跳频速度和频段覆盖能力直接决定了整个信号链的性能上限。

　　近日，国产模拟芯片领军企业核芯互联 推出了其高性能宽带射频合成器 —— CLF2574。凭借其卓越的低功耗设计、极宽的频率范围以及创新的杂散抑制技术，该芯片正成为高性能射频时钟方案的理想之选。

系统架构

　　一、 核心规格：打破带宽、功耗与精度的瓶颈

　　CLF2574 是一款高度集成的单芯片射频频率合成解决方案，其核心性能参数在同类产品中极具竞争力：

　　超宽频段覆盖：内部集成多核压控振荡器(VCO)，支持从 10MHz 到 8500MHz 的持续频率输出。这意味着一颗芯片即可覆盖从低频通信到 X 波段雷达的多种应用场景。

　　极致的相位噪声控制：

　　归一化噪底(Normalized PLL Floor)：低至 -231 dBc/Hz。

　　RMS 抖动(1kHz-100MHz)：整数模式下仅为 90fs，分数模式下为 120fs。这种极低的时钟抖动能够显著提升高速 ADC/DAC 的采样信噪比。

　　标准的 0dBm 输出能力：芯片在设计上充分考虑了后端驱动需求，在 10MHz-8.5GHz 的全频段工作频率下，其差分输出功率可稳定达到 0dBm。这一特性不仅能够直接驱动大多数下游混频器或缓冲器，还为系统链路增益预算提供了可靠的基础。

　　极速锁定响应：其频率锁定时间小于 40μs。对于需要频繁跳频的通信协议或抗干扰系统而言，这种快速响应能力至关重要。

　　二、 核心技术：Delta-Sigma 调制与杂散抑制

　　CLF2574 的设计核心在于其高精度的控制架构与频率合成算法：

　　32 比特 Δ-Σ 分数 N PLL： 芯片采用了超高分辨率的分数分频器，通过 32 位累加器实现极微小的频率分辨率。结合可编程的乘法器(支持 2~7 倍频)，不仅提高了鉴相频率，更有效地避开了由于分频带来的整数边界杂散(Integer Boundary Spur)。

　　新型整数边界杂散去除技术： 在分数 N 频率合成中，当输出频率接近参考频率的整数倍时，往往会出现难以滤除的杂散。CLF2574 引入了专利级的杂散抑制算法，确保在全频段范围内都能获得纯净的光谱输出。

　　灵活的分频与功率管理： 输出端集成了可编程分频器(支持 1/2/4/8/16 至 512 分频)，配合具有 20dB 以上调节范围 的输出功率控制器，使得工程师可以根据下游链路的需求，精准匹配信号强度并降低系统功耗。

　　三、 硬件架构与封装设计

　　CLF2574 采用了 3.3V 单电源供电，在 8.5GHz 满载工作模式下，典型电流消耗仅为 97mA。这种低功耗特性极大地缓解了高密度 PCB 的散热压力。

　　封装形式：采用 4mm x 4mm 的 QFN28 封装，体积紧凑，适合空间受限的模块化设计。

　　参考时钟输入：集成低噪声振荡器，不仅支持有源时钟(XO/TCXO)或差分参考信号，还支持直接接入无源晶体，简化了外围电路设计。

　　数字控制接口：标准的 SPI 三线接口，配合 MUXout 引脚可实现状态回读和锁定检测(Lock Detect)，增强了系统的可靠性。

封装

　　四、 应用场景：赋能未来通信

　　得益于其优异的射频指标，CLF2574 在以下领域表现出色：

　　无线基础设施：为 5G 基站、微波回传链路提供超低相噪的本地振荡源(LO)。

　　时钟产生与分配：作为高性能时钟发生器，驱动高速数据转换器(JESD204B 同步)。

　　测试测量仪器：用于信号源、频谱分析仪等精密仪器的频率合成单元。

　　无人机图传：在无人机图传中实现高纯度图像信号合成。

　　结语

　　核芯互联 CLF2574 的推出，标志着国产高性能射频芯片在宽带、低相噪和低功耗平衡点上取得了重要突破。它不仅填补了 8GHz 以上频段国产高性能合成器的市场空白，更为广大射频工程师提供了一个极具性价比且稳定可靠的技术选择。