<span style='color:red'>核芯互联</span>发布250MHz 高性能 1:4 通用时钟缓冲器
行业新闻

核芯互联发布250MHz 高性能 1:4 通用时钟缓冲器

　　时钟分配网络是通信设备、工业控制与服务器系统的“心跳”。核芯互联正式推出全国产高性能 1:4 LVCMOS 时钟缓冲器CLB304—— 与国外主流型号引脚完全兼容，并在供电范围、工作频率、功耗与附加抖动等关键指标上实现全面超越。　　产品简介　　CLB304 是一款高性能、低偏移的通用 1:4 时钟缓冲器，可将一路输入时钟(CLKIN)低抖动地扇出为四路输出时钟(1Y0~1Y3)，专为 PCI-X 及通用时钟分配应用设计，满足 3.3V PCI-X 规范。　　核心特性• 1:4 LVCMOS 时钟扇出，输出使能(OE)控制　　• 工作频率 0 ~ 250MHz(全电压范围)　　• 支持 1.8V / 2.5V / 3.3V 三种供电电压　　• 输出间偏移(Output Skew)典型值 40ps　　• 附加 RMS 相位抖动最低至8.04fs(实测)　　• 传播延迟典型值 1.8ns　　• 工作温度 -40℃ ~ +85℃，支持 105℃ 板温运行　　• ESD：HBM ±4000V / CDM ±1000V　　• TSSOP-8 封装，与 CDCLVC1104 引脚兼容关键参数对比：CLB304 vs CDCLVC1104　　实测对比 ① | 供电电流：核心电流降低约 78%　　在相同测试条件下(Fin=100MHz、全部输出关闭 / 单路输出 CL=5pF)，CLB304 与 CDCLVC1104 的供电电流实测对比如下：　　数据解读：　　• 3.3V 供电、100MHz 输入下，CLB304 核心电流仅3.366mA，约为 CDCLVC1104(15mA)的1/4.5，降低约78%;　　• 2.5V 下核心电流 1.62mA vs 6.5mA，1.8V 下 0.58mA vs 2mA，全电压档位全面领先;　　• 更低的功耗意味着更低的温升与更高的系统可靠性，尤其适合高密度板卡与密闭设备。实测对比 ② | 附加抖动：最低仅 8.04fs　　在 25M / 100M / 156.25M / 250MHz 四个频点、三种供电电压下，CLB304 的输出附加 RMS 抖动(绿色高亮列)实测结果如下：　　数据解读：　　• 3.3V 供电下附加抖动全频点优于 21fs，250MHz 频点低至8.04fs;　　• 2.5V 供电下保持在 24~32fs 区间;　　• 即便在 1.8V 低压供电下，附加抖动仍控制在 106fs 以内;　　• 作为参照，CDCLVC1104 数据手册标称附加抖动 <100fs(3.3V、12k~20MHz)—— CLB304 实测抖动性能实现数量级级领先。实测输出波形(LVCMOS 3.3V)　　以下为 CLB304 在 3.3V 供电下 25MHz ~ 250MHz 的输出实测波形(Keysight 高带宽示波器，40GSa/s)。全频率范围内输出幅度稳定、占空比接近 50%，250MHz 满频输出依然保持良好的信号完整性：　　▎25MHz 输出波形　　100MHz 输出波形　　200MHz 输出波形　　250MHz 输出波形　　典型应用
关键词：
发布时间：2026-08-04 13:55 阅读量：164 继续阅读>>
新品发布 | <span style='color:red'>核芯互联</span>推出 CL4903：内置EEPROM的256抽头双通道低温漂数字电位器
行业新闻

新品发布 | 核芯互联推出 CL4903：内置EEPROM的256抽头双通道低温漂数字电位器

　　在精密模拟链路中，基准电压微调、增益校准与传感器补偿等环节，长期依赖机械电位器完成人工调节，存在温漂大、一致性差、无法自动化校准等固有局限。针对上述需求，核芯互联正式发布CL4903——256抽头双通道数字电位器。该产品端到端电阻100kΩ，采用14引脚TSSOP封装，通过I²C接口实现阻值的数字化编程，并内置EEPROM非易失存储器，抽头配置掉电保存、上电自动恢复，配合4ppm/℃的比例温度系数，为工业控制、仪器仪表及精密测量应用提供高稳定性的数控电阻解决方案。　　一、精度与温度稳定性　　CL4903在分压模式下的积分非线性(INL)与微分非线性(DNL)分别为±0.5LSB和±0.25LSB，满刻度误差与零刻度误差典型值均为±0.1LSB，可保证全量程范围内阻值设定的单调性与线性度。　　温度特性方面，器件比例温度系数典型值仅4ppm/℃。在分压应用中，输出比例基本不受环境温度变化影响，-40℃～+85℃全温区内的长期稳定性显著优于机械电位器方案，满足校准级应用需求。抽头设置上电响应时间小于100μs，上电延迟典型值230μs，保障系统快速启动。　　二、内置EEPROM：配置掉电不丢，上电即恢复　　CL4903集成两路相互独立的数字电位器，每路具备256个抽头位置，各路可独立配置为三端分压器或两端变阻器，支持模式自由组合。将两路配置为变阻器模式并串联使用，可在单芯片上实现总计512档的可调电阻，进一步细化调节分辨率。　　CL4903区别于纯易失性数字电位器的核心优势，在于片内集成EEPROM非易失存储器。抽头初始位置保存在IVR(初始值)寄存器中，写入后自动固化至EEPROM，断电后配置数据完整保留，重新上电时自动加载恢复至断电前的阻值设定——无需主控重新配置，系统上电即处于已校准状态。这一特性使CL4903特别适合出厂一次性校准、现场免维护的应用场景。同时提供易失性WR寄存器直接访问机制：调试阶段可仅改写WR寄存器进行临时调节，参数确定后再固化至IVR，避免EEPROM的无谓擦写。EEPROM支持10K次擦写，125℃环境下数据保持时间达10年。　　三、接口与电气特性　　接口：I²C兼容串行接口，支持标准模式(100kHz)与快速模式(400kHz)　　地址：A2/A1/A0三位硬件地址引脚，单总线最多挂载8颗器件　　供电：3V～5.5V单电源，或±2.25V～±2.75V双电源　　功耗：待机电流典型值0.2μA，支持双通道同步关断模式　　存储：内置EEPROM，10K次擦写寿命，125℃下数据保持10年，抽头配置掉电保存　　可靠性：ESD防护 HBM ±7000V / CDM ±1000V;工作温度-40℃～+85℃　　四、典型应用　　CL4903适用于各类需要精密、可编程电阻调节的场合，包括：　　· 机械电位器的数字化替代　　· 低温漂可编程增益放大器　　· 可调电压基准源　　· 设定点阈值的精度校准　　· 传感器微调与出厂校准　　· 可调电流-电压转换器　　图4　CL4903 通过数控反馈电阻实现可调增益放大
关键词：
发布时间：2026-08-03 14:07 阅读量：212 继续阅读>>
<span style='color:red'>核芯互联</span>发布低噪声轨到轨差分放大器CLA8139
行业新闻

核芯互联发布低噪声轨到轨差分放大器CLA8139

　　产品概述　　CLA8139是核芯互联推出的一款具备轨到轨输出的超低噪声、高性能全差分放大器。采用国产BCD工艺制造，具有低噪声、高无杂散动态范围(SFDR)和宽带宽特性，是驱动分辨率高达18位模数转换器(ADC)的理想选择。器件额定工作温度范围为-40℃至+125℃，适用于工业级应用场景。　　核心特性　　内置共模反馈架构— 可通过单个引脚(VOCM)的输入电压实现对输出共模电压的灵活控制。内部反馈环路同时保证了优异的输出平衡度，并有效抑制偶次谐波失真分量。　　引脚定义　　CLA8139采用8引脚SOIC封装，引脚配置简洁明了，便于PCB布局与系统设计。　　关键电气参数　　以下为 CLA8139 在 VS = ±5V, VOCM = 0V, TA = 25°C, G = 1 条件下的典型性能参数：　　典型性能特征　　CLA8139在宽频率范围内展现出优异的线性度和稳定性，以下是关键性能测试数据：　　目标应用　　CLA8139凭借其出色的噪声性能和灵活的配置能力，广泛应用于以下场景：　　✓18位及以上高精度ADC驱动电路　　✓单端转差分信号转换器　　✓差分有源滤波器设计　　✓电平转换器　　✓差分PCB驱动器　　✓差分电缆驱动器　　典型应用方案　　CLA8139 驱动 CL3653B(30MSPS ADC)　　以下为CLA8139驱动核芯互联CL3653B高速ADC的典型应用电路。该方案展示了单端输入至差分输出的完整信号链设计：　　应用电路采用 ±5V 供电，通过外部4个电阻(RF = RG = 499Ω)即可设定放大器的闭环增益。输出端通过50Ω匹配电阻连接至CL3653B ADC的差分输入端，实现完整的信号调理链路。　　设计要点：CLA8139仅需4个电阻组成的简单外部反馈网络即可实现全差分或单端转差分的增益配置，大幅简化了PCB设计复杂度，缩短产品研发周期。　　产品优势总结　　CLA8139作为核芯互联差分放大器产品线的重点型号，以卓越的噪声性能和灵活的架构设计，为工业控制、仪器仪表、通信设备等领域的高精度信号采集应用提供了可靠的国产解决方案。
关键词：
发布时间：2026-07-08 11:34 阅读量：436 继续阅读>>
<span style='color:red'>核芯互联</span>高速全差分/轨到轨运放新品发布
行业新闻

核芯互联高速全差分/轨到轨运放新品发布

　　产品发布　　核芯互联科技(青岛)有限公司正式推出两款高性能运算放大器芯片——CLA8041高速轨到轨运算放大器和CLA4521超低功耗全差分放大器。两款产品分别对标国际主流竞品 AD8041 和 THS4521，在关键性能指标上实现了全面超越或持平，为国产高端模拟芯片市场注入了新的活力。　　CLA8041：214MHz 带宽、178V/μs 压摆率，带休眠使能的高速轨到轨运放，专为视频、ADC 驱动等高速应用设计。　　CLA4521：155MHz 带宽、超低失真全差分架构，THD+N 达 -107dBc，专为高精度数据采集和差分信号链设计。　　CLA8041 — 214MHz 轨到轨运算放大器　　CLA8041 高速 · 低功耗 · 轨到轨　　低功耗电压反馈型高速运放，支持 +3.6V~+12V 单电源或 ±6V 双电源供电，输出摆幅距电源轨仅 15mV。　　CLA8041 具备完整的单电源适配能力，输入电压可低于负电源轨，超出电源轨范围内无相位反转。集成高速关断功能，关断后静态电流仅 0.2mA，非常适合便携式和电池供电设备。5V 供电下 214MHz 的宽带宽与 178V/μs 的压摆率，使其成为高速 ADC 驱动、视频切换和专业摄像设备的理想选择。　　CLA8041 引脚功能与封装　　典型应用：　　高速 ADC 驱动 视频切换器 专业摄像设备 CCD 成像系统 多通道超声设备 信号分配放大器　　CLA8041 实测性能波形　　竞品对比：CLA8041 vs AD8041(ADI)　　CLA4521 — 超低功耗全差分放大器　　CLA4521 全差分 · 超低失真 · 轨到轨输出　　超低功耗全差分放大器，具备轨到轨输出能力，输入共模范围可覆盖负电源轨，专为低功耗数据采集系统设计。　　CLA4521 采用全差分架构，集成输出共模电压控制(低失调特性)，支持负轨输入(NRI)和轨到轨输出(RRO)。1kHz 下二次谐波失真(HD2)低至 -115dBc，三次谐波失真(HD3)低至 -107dBc，总谐波失真加噪声(THD+N)达 -107dBc(0.0004%)。待机电流仅 335μA，支持 PD 引脚低功耗控制。　　典型应用：　　SAR / ΔΣ ADC 驱动　　低功耗差分信号调理　　差分音频放大器　　低功耗数据采集　　高精度信号链　　CLA4521 实测性能波形　　竞品对比：CLA4521 vs THS4521(TI)　　* 蓝色高亮为 CLA4521 优势项;THS4521 在压摆率和功耗控制上表现突出。用户可根据具体应用需求选型。　　产品选型总结国产替代，性能卓越　　CLA8041在带宽、压摆率、关断功耗等核心指标上全面超越 AD8041，是高速视频和 ADC 驱动应用的首选。　　CLA4521在带宽、输入精度、供电范围和宽温适应性上具备明显优势，特别适合高精度差分信号链和工业级应用场景。　　两款产品均为核芯互联自主设计，可提供稳定的供应链保障和技术支持服务。
关键词：
发布时间：2026-07-03 13:16 阅读量：653 继续阅读>>
<span style='color:red'>核芯互联</span>发布CLA253 电流感应放大器
行业新闻

核芯互联发布CLA253 电流感应放大器

　　在电机驱动、电磁阀控制与电源监测等应用中，电流检测的精度与实时性直接决定系统性能。核芯互联正式推出新一代电压输出型电流检测放大器——CLA253。该产品集成 2mΩ 精密分流电阻，以1MHz 带宽、0.08% 系统增益误差和-55℃~+125℃ 宽温工作等硬核指标，为工业与汽车电子提供高可靠、高精度的电流测量解决方案。　　一、产品定位：国产替代，性能跃升　　CLA253 是一款电压输出型双向电流检测放大器，共模电压范围宽达 -4V 至 +80V，且与电源电压无关。产品面向电机驱动、电磁阀控制、变速箱控制等关键应用场景，旨在为国内工业与汽车电子产业提供自主可控、性能卓越的电流检测解决方案。　　CLA253 与 TI INA253A1 实现功能级兼容，并在核心性能指标上实现全面超越，为高精度电流测量应用提供强劲"芯"动力。　　▲CLA253 功能框图 — 集成 2mΩ 分流电阻与增强型 PWM 抑制电路二、核心突破：1MHz 带宽，实时电流追踪　　在 PWM 电机驱动与电磁阀控制应用中，对电流检测的带宽提出了极为严苛的要求—— 需要精准捕获快速变化的电流信号，实现实时在线测量。　　核芯互联 CLA253 设计有增强型 PWM 抑制电路，用于抑制大 dv/dt 信号，带宽高达1MHz(-3dB)，是 INA253A1 的2.8 倍，充分满足电机驱动应用中的在线电流测量需求。　　三、性能实测：精度提升 5 倍，温漂降低 76%3.1 CLA253 vs INA253A1 关键参数对比　　以下为 TA=25℃、VS=5V、ISENSE=IS+=0A、VCM=12V、VREF=VS/2 条件下的核心参数横向对比：　　▲CLA253 vs INA253A1 关键参数对比表3.2 精度优势解读　　系统增益误差仅 0.08%，精度提升 5 倍。得益于零漂移斩波放大器与精密电阻集成，全温度范围内增益误差温漂低至 ±25ppm/℃，确保全生命周期高精度。　　失调电流温漂降低 76%，宽温区更稳定。失调电流仅 10mA，温漂仅 30μA/℃，远优于 INA253A1 的 125μA/℃，在 -55℃~+125℃ 极端环境下依然稳定可靠。　　120dB DC CMRR，共模噪声无忧。在 -4V~+80V 超宽共模电压范围内，DC CMRR 高达 120dB，有效抑制高压共模干扰与地线噪声。　　3.3 集成 2mΩ 分流电阻，简化设计　　CLA253 内部分流电阻容差仅 0.1%，电感低至 3nH，采用优化 Kelvin 布局，无需外置精密检流电阻，节省 BOM 成本与 PCB 面积。封装电阻 IS+ to IS- 仅 4mΩ，最大连续电流 ±15A，满足高功率应用需求。　　四、典型应用场景　　CLA253 凭借高带宽、高精度和增强型 PWM 抑制电路，广泛应用于以下领域：　　电机驱动与控制  电磁阀 & 阀门控制  变速箱控制  电源管理与 BMS  工业自动化五、封装与订货信息　　六、总结　　CLA253 在带宽、精度、温漂、共模抑制和工作温度范围等关键指标上全面领先或持平于国际同类产品 INA253A1，同时采用更紧凑的 DFN-20 封装，集成高精度分流电阻，显著降低系统设计与校准成本。对于追求高性能、高可靠性的电流检测应用，CLA253 是国产替代的理想之选。
关键词：
发布时间：2026-06-18 09:21 阅读量：558 继续阅读>>
芯跃未来 | <span style='color:red'>核芯互联</span> CLG21012 重磅发布 国产高性能时钟发生器全面兼容 PCIe 7.0
行业新闻

芯跃未来 | 核芯互联 CLG21012 重磅发布 国产高性能时钟发生器全面兼容 PCIe 7.0

　　在数据中心、AI 算力集群、高端服务器对时钟精度要求日益严苛的今天，核芯互联正式推出新一代高性能可编程时钟发生器——CLG21012。该产品 Pin-to-Pin 兼容业界标杆 Renesas RC21012，并在核心性能指标上实现全面超越，率先实现 PCIe Gen7 时钟兼容性，为下一代高速互连基础设施提供强劲"芯"动力。　　一、产品定位：国产替代，性能跃升　　CLG21012 是一款 12 通道输出高性能可编程时钟发生器，频率覆盖 1kHz 至 650MHz，支持 LVDS、LP-HCSL、LVCMOS 等多种输出格式。产品面向高性能计算(HPC)、数据中心加速器、企业级存储、交换机与路由器等关键应用场景，旨在为国内通信与计算产业提供自主可控、性能卓越的时钟解决方案。　　更重要的是，CLG21012 与 Renesas RC21012 实现硬件级 Pin-to-Pin 兼容，用户无需修改 PCB 设计即可无缝替换，大大降低了国产导入的门槛和风险。　　二、核心突破：PCIe Gen7 就绪　　PCIe 7.0 作为下一代高速接口标准，对参考时钟的 RMS 相位抖动提出了极为严苛的要求——Common Clock 模式下需低于 67fs。这对时钟发生器的设计提出了前所未有的挑战。　　核芯互联 CLG21012 在展频(SSC)条件下实测 PCIe Gen7 抖动表现如下：　　实测数据显示，CLG21012 在最优配置下 PCIe Gen7 抖动低至 63.95fs，充分满足 PCIe 7.0 的 67fs 严苛要求，为下一代 128GT/s 高速互连奠定了坚实的时钟基础。　　三、性能实测：抖动降低最多 60%，功耗降低最多 57%　　核芯互联对 CLG21012 与 RC21012 进行了全面对标测试，覆盖多种晶振频率、输出格式和输出频率组合。测试结果令人振奋——CLG21012 在抖动性能和功耗控制上全面领先。　　3.1 LP-HCSL RMS 相位抖动对比(25MHz 晶振)　　3.2 LVDS RMS 相位抖动对比(25MHz 晶振)—— 新增测试　　最新测试报告新增了对 LVDS 输出格式的全频段抖动测试。CLG21012 在 LVDS 模式下同样展现出远超 RC21012 的低抖动性能：　　3.3 更多晶振选择，更低抖动表现　　CLG21012 支持 25MHz、39.0625MHz、50MHz、78.125MHz 等多种晶振输入频率，并在每种配置下均展现出优异的低抖动特性。以下为 LP-HCSL 模式下的实测数据：　　特别值得一提的是，CLG21012 在78.125MHz 晶振 X2 倍频模式下，156.25MHz 输出 RMS 抖动低至96.5fs，312.5MHz 输出低至82.8fs，均为业界顶尖水平，为高阶通信和计算应用提供了极致的时钟纯净度。　　3.4 输出波形实测　　CLG21012 在 LP-HCSL 和 LVDS 两种主要输出格式下均表现出极佳的信号完整性，边沿陡峭、过冲小、占空比精准。　　▲ LP-HCSL 100MHz 输出波形实测　　Vamp = 1.53V | Duty Cycle = 50.2%　　▲ LVDS 100MHz 输出波形实测　　Vamp = 826mV | Duty Cycle = 50.1%　　3.5 实测相噪曲线 —— CLG21012 vs RC21012 直观对比25MHz 晶振 | LP-HCSL 156.25MHz▲ CLG21012 — RMS Jitter: 154.4 fs　　▲ RC21012 — RMS Jitter: 364.6 fs　　25MHz 晶振 | LVDS 156.25MHz▲ CLG21012 — RMS Jitter: 156.1 fs　　▲ RC21012 — RMS Jitter: 361.9 fs　　从相噪曲线可以清晰看出，CLG21012(蓝色曲线)在整个频偏范围内均显著优于 RC21012，尤其是在 1kHz~1MHz 的关键频段内，相噪底更低、杂散更少，直接转化为更低的 RMS 抖动。　　不同晶振配置下 CLG21012 相噪表现　　▲ 50MHz 晶振 | LP-HCSL 156.25MHz — RMS Jitter: 127.7 fs▲ 78.125M X2 模式 | 156.25MHz — RMS Jitter: 96.5 fs　　▲ 78.125M X2 模式 | 312.5MHz — RMS Jitter: 82.8 fs　　3.6 功耗对比：核心功耗降低 57%　　在追求高性能的同时，CLG21012 在功耗控制上同样表现出色：　　核心功耗从 174mA 降至 74mA，降幅高达 57%。在大规模数据中心部署中，这意味着数以千计的服务器节点累计节省的功耗将极为可观，直接转化为运营成本的降低和碳排放的减少。　　四、SSC 展频功能实测　　PCIe 规范要求参考时钟支持展频(Spread Spectrum Clocking, SSC)以降低 EMI。CLG21012 支持中心展频和下展频两种模式，展频深度可编程。最新测试报告对 SSC 功能进行了全面验证：　　调制频率：31.5KHz / 33KHz 可选　　展频深度：-0.25% / -0.5% Down Spread　　频率精度：满足 PCIe Gen7 对展频时钟的精度要求　　▲ CLG21012 SSC 展频实测频谱(31.5KHz 调制 / -0.5% Down Spread)　　实测结果表明，CLG21012 的 SSC 功能各项参数均符合 PCIe 规范要求，可有效降低高速时钟带来的 EMI 干扰，同时保持优异的抖动性能。　　五、关键特性一览　　六、应用场景　　凭借卓越的低抖动性能和灵活的输出配置，CLG21012 可广泛应用于以下领域：　　高性能计算(HPC)——为多路 CPU/GPU 互联提供极低抖动的参考时钟，保障高速 SerDes 链路的信号完整性。　　数据中心与 AI 加速器——满足 PCIe Gen7 时钟要求，为 128GT/s 的 CXL 和 PCIe 互连提供可靠时钟源，降低误码率，提升训练效率。　　企业级存储——为 NVMe SSD 控制器、RAID 卡等提供高精度时钟，确保高速数据传输的稳定可靠。　　交换机与路由器——支持 100G/400G/800G 以太网 PHY 时钟需求，助力网络基础设施带宽升级。　　工业控制——宽温工作范围和 robust 设计确保在严苛工业环境下的长期稳定运行。　　七、国产替代，供应保障　　在全球半导体供应链波动的大背景下，核芯互联 CLG21012 的推出为国内通信设备厂商、服务器制造商和数据中心运营商提供了一个高性能、高可靠性的国产时钟解决方案。Pin-to-Pin 兼容设计确保了用户可以在不改动现有硬件平台的情况下快速完成导入验证，大幅缩短产品上市周期。　　同时，本土供应链的优势使得 CLG21012 在交货周期、技术支持和成本控制方面具备更强的竞争力，帮助客户在激烈的市场竞争中抢占先机。　　八、结语　　核芯互联 CLG21012 的发布，标志着国产高性能时钟发生器在技术上达到了国际领先水平。更低的抖动、更低的功耗、PCIe Gen7 就绪——这三大核心优势使其成为下一代高速计算与通信系统的理想时钟伙伴。　　我们诚邀各领域的合作伙伴联系核芯互联，获取 CLG21012 的详细技术资料和样品支持，共同开启高速互联的新篇章。
关键词：
发布时间：2026-06-09 13:35 阅读量：666 继续阅读>>
<span style='color:red'>核芯互联</span>丨国产PCIe 5.0线性重驱动器标杆之作 <span style='color:red'>核芯互联</span>CLRD320与TI DS320PR810深度对比
行业新闻

核芯互联丨国产PCIe 5.0线性重驱动器标杆之作 核芯互联CLRD320与TI DS320PR810深度对比

　　在当前全球半导体供应链重构的大背景下，国产高性能信号调理芯片的技术突破与产业化进展备受关注。核芯互联(HexinHulian)推出的CLRD320八通道线性重驱动器，以对标TI DS320PR810的产品定位进入PCIe 5.0高端信号链路市场。本文将从电气性能、系统设计、应用场景等多个维度，对两款产品进行详尽的对比分析，为工程师及采购决策者提供客观、全面的技术参考。　　图1 | CLRD320八通道线性重驱动器功能架构图　　一、产品定位与技术架构　　PCIe 5.0标准将单通道数据传输速率提升至32GT/s，信号完整性(Signal Integrity)成为系统设计中最严峻的挑战之一。高频信号在PCB走线、连接器和线缆中传输时会遭受严重的插入损耗(Insertion Loss)，导致眼图闭合、误码率攀升。线性重驱动器(Linear Redriver)作为信号链路中的关键调理元件，通过连续时间线性均衡器(CTLE)对高频分量进行补偿，同时保持链路的线性特性，使下游接收端能够正确完成链路训练(Link Training)，是PCIe 5.0系统设计中不可或缺的信号完整性解决方案。　　核芯互联CLRD320是一款八通道多速率线性重驱动器，专为PCIe 5.0、CXL 2.0、UPI 2.0及速率高达32Gbps的其他高速接口设计。产品采用先进的模拟CMOS工艺，集成了双级连续时间线性均衡器与线性输出驱动器，每个通道独立运行。如上图所示，器件内部包含8路独立的信号通路，每路均配备双级CTLE和线性驱动器，同时集成了接收器检测、电源管理、SMBus/I2C接口、EEPROM控制器和数字核心等辅助功能模块，单路3.3V供电配合内部稳压器设计可有效抵抗板级电源噪声。　　TI DS320PR810作为该细分领域的先发产品，自2022年发布以来已被多家服务器和存储厂商广泛采用，是PCIe 5.0线性重驱动器的事实标杆。两款产品在引脚定义、封装尺寸和基本功能架构上保持了高度一致，均为5.5mm×10mm WQFN-64封装，支持Pin Mode、SMBus/I2C从机模式和EEPROM自加载三种配置方式。　　二、核心电气规格逐项对比　　2.1 高速信号性能参数　　技术解读：附加抖动是衡量重驱动器信号保真度的核心指标。CLRD320在附加随机抖动(70fs vs 75fs)和附加总抖动(1.3ps vs 1.5ps)两个关键参数上分别实现了约7%和13%的性能提升。在高密度服务器背板设计中，链路预算往往以毫分贝(mdB)和飞秒(fs)为单位进行精密计算，CLRD320更低的附加抖动意味着可为系统留下更大的抖动裕量(Jitter Margin)，对于需要通过严格PCIe 5.0兼容性认证的产品而言，这一优势具有实质性的工程价值。　　2.2 回波损耗与信号完整性　　技术解读：回波损耗直接反映器件端口的阻抗匹配质量。CLRD320在16GHz频段的输入差分回波损耗达到-10dB，优于DS320PR810的-9dB;更为显著的是输入共模回波损耗指标，CLRD320在2.5~16GHz全频段内实现了-10dB至-13dB的性能，相比DS320PR810的-6dB至-9dB有大幅提升。优秀的共模回波损耗意味着器件对共模噪声的抑制能力更强，在多通道并行传输的x16配置中可有效降低通道间串扰和共模噪声向差模的转换。　　2.3 功耗与电源特性　　技术解读：正常工作模式下两款产品的有功功耗处于同一水平。CLRD320的待机功耗相对较高(RX检测等待功耗180mW vs 166mW，差异极小)，在需要频繁进入低功耗状态的边缘计算场景中需纳入设计考量。但对于始终运行的数据中心服务器而言，待机功耗占比极小。CLRD320内部集成的高性能稳压器电源轨设计可有效抵抗板级电源噪声，确保均衡性能的一致性。　　2.4 可靠性与环境适应性　　三、系统设计与工程实现　　3.1 控制接口与配置灵活性　　CLRD320采用四级(4-Level)控制输入设计，通过1kΩ下拉、20kΩ下拉、浮空(Float)、1kΩ上拉四种状态实现配置。这种方案简化了外部电阻网络的设计复杂度，降低了BOM成本，对于仅需基础EQ配置的应用场景尤为友好。　　DS320PR810采用五级(5-Level)控制输入，通过1kΩ/8.25kΩ/24.9kΩ/75kΩ下拉及浮空实现五级状态。五级设计提供了更多的配置粒度，但同时也增加了外部电阻的选型复杂度和成本。其MODE引脚L3和L4状态保留为TI内部测试模式，用户实际可用的配置级别为L0/L1/L2加浮空。　　从工程实现角度看，CLRD320的四级控制输入方案在绝大多数服务器主板和加速卡应用中已完全够用，更简单的电阻配置降低了生产环节的贴片错误率，对大批量生产更为友好。　　3.2 PCIe链路训练兼容性　　两款产品均为协议无关(Protocol Agnostic)的线性重驱动器，这一设计哲学对PCIe 5.0系统至关重要。PCIe Gen3/4/5的链路训练协议要求Tx端发送10个Preset，Rx端通过7级CTLE和单抽头DFE寻找最优均衡组合。线性重驱动器不对信号进行非线性判决或再定时，而是将发射端Preset信号透明传递至接收端，使完整的端到端信道作为整体参与链路训练。　　CLRD320的线性数据路径在32Gbps速率下保持了700mVpp的交流线性度范围，完全满足PCIe 5.0 Tx端800-1200mVpp输出摆幅的线性传输要求。自动接收器检测功能的状态机符合PCIe规范要求，支持上电检测、PERST#信号触发检测等多种检测模式。　　3.3 配置时序与系统启动　　CLRD320在系统启动速度方面展现出明显优势：EEPROM加载时间缩短33%(5ms vs 7.5ms)，POR后首次SMBus访问时间缩短40%(30ms vs 50ms)。对于支持热插拔和需要快速枚举PCIe设备的服务器平台，更快的启动时序意味着更短的服务就绪时间和更高的系统可用性。　　四、典型应用场景深度分析　　4.1 服务器主板PCIe x16插槽信号延伸　　应用描述　　在机架式服务器和塔式服务器中，CPU Root Complex的PCIe x16信号需经过PCB走线、金手指连接器到达PCIe插槽。当走线距离超过PCIe 5.0规范建议的最大信道长度时，信号完整性会严重恶化。　　方案部署：在CPU与PCIe插槽之间各放置两颗CLRD320(Tx和Rx方向各一颗，共16通道)，可将有效信道延伸距离增加12-16英寸。低至70fs的附加抖动确保延伸后的链路仍能满足PCIe 5.0 Base Spec对总抖动的严格要求，为通过PCI-SIG兼容性认证提供充足的链路裕量。　　4.2 HPC与GPU集群互联　　应用描述　　GPU集群和超级计算节点中，多个GPU通过PCIe Switch或直连方式互联，PCB走线距离较长且经过背板连接器。CXL 2.0协议在内存扩展和缓存一致性互联中的应用对信号完整性提出了更高要求。　　方案部署：CLRD320支持PCIe 5.0和CXL 2.0双协议。在x16配置中，四颗CLRD320芯片即可实现全双工16通道信号调理。20ps超低偏差确保了x16链路中16条Lane的相位一致性，优异的共模回波损耗性能可有效抑制多通道并行传输时的共模噪声耦合。　　4.3 存储区域网络与NVMe背板　　应用描述　　企业级存储阵列和NVMe SSD背板中，控制器需通过10-20英寸背板走线连接多达24个U.2/U.3 NVMe SSD插槽，高频插入损耗可达20dB以上@16GHz。　　方案部署：CLRD320最大22dB的CTLE均衡能力完全覆盖此类应用场景的信道损耗预算。x24总线宽度的支持能力意味着三颗CLRD320即可覆盖24个NVMe SSD插槽。此外还支持SAS/SATA协议(激活缓冲模式)，可在同一硬件平台上灵活支持三种SSD形态，实现通用背板(Universal Backplane)设计。　　4.4 网络接口卡与硬件加速卡　　应用描述　　100G/200G/400G智能网卡(SmartNIC)和DPU通常采用PCIe 5.0 x16接口与主机CPU通信，板卡尺寸受限于FHHL/FHFL规格，PCB面积紧张。　　方案部署：5.5mm×10mm紧凑WQFN封装适合空间受限的加速卡设计。通过EEPROM自加载模式，网卡上电后自动完成配置，无需外部MCU参与。Pin Mode模式下仅需几颗电阻即可完成功能配置，进一步降低设计复杂度。低至100ps的传播延迟对时序敏感的网络加速应用影响极小。　　4.5 UPI 2.0处理器互联　　应用描述　　多路服务器(2P/4P/8P)中，CPU之间通过Intel UPI总线进行缓存一致性互联，UPI 2.0速率高达24GT/s，与PCIe 5.0处于同一信号速率量级。　　方案部署：CLRD320明确支持UPI 2.0协议，可在多路服务器主板中部署于CPU之间的UPI链路。激活缓冲模式下禁用PCIe接收器检测，配置为通用带均衡缓冲器，完美适配UPI等非PCIe协议的传输需求。　　五、核芯互联CLRD320核心竞争优势　　六、选型建议与技术决策指南　　对于正在评估PCIe 5.0线性重驱动器的系统设计师和采购决策者，以下场景化建议可供参考：　　优先选择CLRD320的场景：　　抖动敏感型设计：当链路预算紧张，需要通过PCI-SIG兼容性认证测试，或需要为长距离信道保留最大裕量时，CLRD320 70fs的附加抖动优势可转化为测试通过率的提升。　　高频段损耗为主的信道：当PCB材料Df值较高或信道中含有较多连接器导致高频段反射严重时，CLRD320更优的回波损耗性能可改善整体信号质量。　　国产替代/信创项目：在政府、金融、电信、能源等关键基础设施领域，有明确的国产化率要求或供应链安全考量时，CLRD320是可靠的国产替代方案。　　快速启动需求：对于支持热插拔、需要快速枚举PCIe设备的服务器和存储平台，CLRD320更快的EEPROM加载和SMBus就绪时间可优化系统启动体验。　　大批量成本敏感型应用：在年用量达数十万颗的大规模部署中，CLRD320的价格优势和简化的外围电路设计可带来可观的TCO降低。　　建议综合评估的场景：　　对待机功耗有极致要求的电池供电或边缘计算设备，需根据实际工作占空比计算总功耗影响。　　工作环境温度长期接近125°C以上的极端场景，需评估结温裕量。　　已有基于DS320PR810的成熟设计需要直接替代时，建议先进行SI仿真验证和兼容性测试，确保控制输入映射关系正确。　　七、总结与展望　　通过对核芯互联CLRD320与TI DS320PR810的深度技术对比，我们可以清晰地看到，国产PCIe 5.0线性重驱动器在核心技术指标上已达到甚至部分超越了国际标杆产品的水平。CLRD320在附加抖动、回波损耗、启动时序等关键性能参数上展现出明确的竞争优势，同时在供应链安全、技术支持响应速度和成本效益方面具备国产芯片的天然禀赋。　　PCIe 5.0生态正处于快速扩张期，从服务器、存储到AI加速、网络基础设施，32Gbps高速信号调理的市场需求将持续增长。核芯互联CLRD320作为国内该细分领域的领先产品，不仅为工程师提供了高性能的信号完整性解决方案，更为中国半导体产业链在高端接口芯片领域的自主可控增添了重要一环。　　对于正在规划或设计PCIe 5.0系统的工程师而言，CLRD320是一款值得认真评估的优秀选择。建议有需求的客户联系核芯互联获取评估板(EVB)、参考设计和SI仿真模型，通过实际测试验证其在目标应用场景中的表现。
关键词：
发布时间：2026-05-25 10:11 阅读量：794 继续阅读>>
<span style='color:red'>核芯互联</span>丨CL3669国产双通道16位250MSPS ADCPin-to-Pin 兼容 ADS42LB69 · 更低功耗 · 更高性价比
行业新闻

核芯互联丨CL3669国产双通道16位250MSPS ADCPin-to-Pin 兼容 ADS42LB69 · 更低功耗 · 更高性价比

　　产品概述　　CL3669是核芯互联推出的一款双通道、16位分辨率、250MSPS采样率的高性能模数转换器(ADC)。该器件针对低功耗和高无杂散动态范围(SFDR)而设计，在宽输入频率范围内具有出色的噪声性能。　　图1 CL3669 双通道ADC功能框图核心特性双通道 16位    250MSPS   600mW/通道   DDR LVDS   9×9mm QFN64   Pin-to-Pin 兼容
关键词：
发布时间：2026-05-22 10:44 阅读量：776 继续阅读>>
<span style='color:red'>核芯互联</span>丨纯CMOS工艺 宽带混频器芯片CLMX5548E / CLMX5549E · 2GHz~15GHz高性能无源双平衡混频器
行业新闻

核芯互联丨纯CMOS工艺 宽带混频器芯片CLMX5548E / CLMX5549E · 2GHz~15GHz高性能无源双平衡混频器

　　在微波射频领域，混频器是收发系统的核心器件。核芯互联依托自主研发的纯CMOS工艺，成功推出CLMX5548E与CLMX5549E两款高性能宽带混频器芯片，以超高集成度、超宽带宽和出色的线性度，为5G通信、探测感知、卫星调制解调等应用提供极具竞争力的国产化解决方案。　　核心技术优势　　纯CMOS工艺打造 · 高集成度设计　　纯CMOS工艺    3.3V单电源    QFN 3mm×2mm    超宽温 -55℃~125℃　　区别于传统的III-V族工艺(如GaAs)，核芯互联采用标准纯CMOS工艺实现微波混频器，带来显著的成本优势与供应链安全性。片上集成RF巴伦、LO放大链路、可选LO倍频器及偏置控制电路，大幅降低系统BOM成本和设计复杂度。　　典型应用框图　　CLMX5549E采用无源双平衡混频架构，RF与IF端口可互换，片上集成LO驱动放大器和可选倍频器，仅需0dBm本振输入即可驱动。下图展示了TDD收发链路中的典型应用及芯片内部框图。　　图1. TDD收发链路典型应用(左)及CLMX5549E内部框图(右)　　CLMX5548E · 差分IF宽带混频器　　CLMX5548E是一款高性能无源双平衡宽带混频器，集成内部RF巴伦，支持2~15GHz超宽带RF频率。其突出特点是采用差分IF端口设计，支持DC~6GHz的IF带宽，特别适用于IF频率延伸至500MHz以下的低频应用场景。　　▎核心性能指标　　适用场景　　IF频率在500MHz以下的超宽带应用，如宽带探测、零中频/低中频接收机、DC耦合基带处理系统等。差分IF端口可直接对接差分IF放大器或差分滤波器，简化信号链设计。　　CLMX5549E · 单端IF宽带混频器　　CLMX5549E与CLMX5548E功能类似，区别在于集成了片上IF巴伦，所有RF、LO、IF端口均为单端50Ω匹配，使用更加便捷。推荐用于IF频率在500MHz以上的应用场景，覆盖2~14GHzRF带宽。　　▎核心性能指标　　适用场景　　IF频率在500MHz以上的标准中频应用，如5G微波回传、C/X/Ku波段探测、卫星通信调制解调器等。片上集成IF巴伦，无需外部巴伦器件，进一步减少外围元件数量。　　实测性能曲线　　下图展示了CLMX5549E在下混频模式下，全频段(4~15GHz)的变频损耗与IIP3随RF频率的变化曲线。在25℃典型温度下，变频损耗稳定在10~15dB范围内，IIP3保持在23~27dBm的高线性度水平，充分体现了纯CMOS工艺的高性能优势。　　图2. 下混频变频损耗与IIP3 vs RF频率(LO功率=0dBm，IF=100MHz，25℃/55℃/85℃/125℃)　　线性度与端口隔离度　　CLMX5549E具备出色的线性度和端口隔离性能。输入P-1dB在IF全频段内保持在13dBm以上，IF端口对RF和LO的隔离度分别优于45dB和55dB，有效抑制了信号泄漏和本振馈通。　　图3. 输入P-1dB vs IF频率　　图4. IF端口隔离度 vs IF频率(IF-RF / IF-LO)　　选型建议：IF频率在500MHz以下，或需要差分IF接口的场景，首选CLMX5548E;IF频率在500MHz以上、追求使用便捷性的场景，推荐CLMX5549E。两者均支持上/下变频、LO倍频器可选、双向RF/IF端口互换等灵活配置。　　核芯互联 · 让射频设计更简单　　CLMX5548E与CLMX5549E以纯CMOS工艺实现高性能宽带混频功能，集成片上巴伦与LO驱动链路，以极小封装和极简外围，帮助工程师快速构建5G通信、探测感知、卫星链路等射频系统。核芯互联将持续深耕射频芯片领域，为客户提供更多高品质、高性价比的国产化射频解决方案。
关键词：
发布时间：2026-05-20 09:24 阅读量：944 继续阅读>>
<span style='color:red'>核芯互联</span>CLRT160 PCIe 4.0 Retimer硬核实力全解析
行业新闻

核芯互联CLRT160 PCIe 4.0 Retimer硬核实力全解析

　　【核心亮点】在数据中心、AI服务器、高性能计算等领域，PCIe Retimer是保障高速信号完整性的核心器件。长期以来，该市场被国际巨头垄断，核心IP依赖外购。核芯互联CLRT160的推出彻底改变了这一格局——其数字协议引擎与模拟PHY前端全部自主设计，未采用任何外购IP，在关键性能指标上全面对标国际主流竞品，并在多项核心参数上实现超越，为国产高端信号调理芯片注入强劲动力。　　一、芯片概览与全自研架构　　PCIe Retimer(重定时器)是物理层信号调理芯片，通过时钟数据恢复(CDR)和均衡技术，从衰减、畸变的信号中提取时钟与数据并重新驱动，消除信道损耗和抖动，显著提升PCIe链路的可靠性与传输距离。　　CLRT160芯片实物照片　　CLRT160是核芯互联推出的8通道(16 Lane)PCIe 4.0协议感知型Retimer，支持最高16 GT/s数据传输速率。与国际主流竞品相比，CLRT160最大的差异化优势在于其数字协议与模拟PHY全部自主设计，未采用任何外购IP——这不仅意味着完全自主可控的供应链安全，更代表着核芯互联在高速SerDes领域积累了从模拟前端到数字协议栈的完整核心技术能力。　　CLRT160 EVM评估板　　【核心优势】全自研架构：CLRT160的数字协议引擎(包括LTSSM状态机、链路均衡训练、低功耗管理等)与模拟PHY前端(SerDes收发器、PLL、CTLE/DFE均衡器等)全部自主设计，未采用任何第三方外购IP。这意味着核芯互联拥有完整的知识产权和深度的技术优化能力，能够针对客户需求进行快速迭代和定制化开发。　　二、信号完整性：收发通道实测性能　　高速信号的质量直接决定了PCIe链路的稳定性和传输距离。CLRT160在收发通道的信号完整性方面表现优异，多项指标超越PCIe 4.0规范要求。　　2.1 发射端(TX)输出性能　　CLRT160 TX端集成3-tap FFE(前馈均衡器)，输出信号幅度可调(900~1200 mVppd)。下图为16 Gbps、PRBS15、板上走线去嵌后的实测眼图。　　CLRT160 TX输出眼图实测(16 Gbps, PRBS15, 去嵌)　　从眼图实测结果可以看出：在16 Gbps速率下，眼图张开度良好，信号质量优异。Height@BER1达到871.75 mV，Width@BER1达到49.805 ps，TIE p-p仅为9.7704 ps，各项关键指标均显著优于PCIe 4.0规范要求。　　2.2 宽频带阻抗匹配实测　　CLRT160 IO集成T-Coil结构，实现宽频带阻抗匹配。在3.5 dB IL cable+PCB测试条件下，TX/RX回波损耗实测结果如下：　　左：TX差模回波损耗 SDD11 右：TX共模回波损耗 SCC11　　RX差模回波损耗 SDD11：全频段 < -12 dB　　2.3 接收端(RX)均衡性能　　CLRT160 RX端是芯片核心技术实力的集中体现。接收端集成全自研16档VGA增益可调、3-stage CTLE(支持自适应)和12-tap DFE(8 fixed tap + 4 floating tap)，全部可根据信道条件进行自适应调节。这一配置处于业界领先水平。　　【技术亮点】3-stage CTLE支持自适应：CLRT160的三阶连续时间线性均衡器(CTLE)采用全自研架构，支持高频boost和低频attenuation的自适应调节，能够精准匹配常见PCB信道的插入损耗特性。配合16档VGA和12-tap DFE，整体均衡链路可在极短时间内完成收敛，适应信道环境变化。　　2.4 回环测试实测验证　　【测试方案】BERT发送 16 Gbps PRBS31 信号，经过 >35 dB IL FR4走线 引入信道衰减，CLRT160 RX接收并恢复数据，送至TX重新发送，最终回到BERT进行误码率统计。测试PASS，BER满足PCIe 4.0规范要求。　　CLRT160系统测试平台(GPU显卡 + CLRT160 Riser Card + 测试平台)　　系统级回环测试是验证Retimer实际工作性能的金标准。在超过35 dB插入损耗的严苛信道条件下，CLRT160 RX端凭借强大的均衡能力成功恢复信号，TX端输出干净的眼图，整条链路误码率(BER)满足PCIe 4.0规范要求。这一结果充分证明了CLRT160在真实应用场景中的可靠性。　　三、时钟性能与抖动指标实测　　参考时钟的质量直接影响Retimer输出信号的抖动性能。CLRT160片内集成两个高性能全自研PLL(8 GHz和5 GHz中心频率)，配合clock input buffer和LP_HCSL driver，可提供高质量的参考时钟输出。　　3.1 片上PLL Phase Noise实测　　左：8G PLL Phase Noise 右：5G PLL Phase Noise　　3.2 100 MHz Refclk输出性能　　CLRT160芯片内部集成clock input buffer和LP_HCSL driver，可直接输出100 MHz参考时钟供下游设备使用。　　CLRT160 100MHz Refclk输出Phase Noise实测　　【高集成度】CLRT160片内集成RMS Jitter < 200 fs的高性能全自研PLL，且已集成clock input buffer和LP_HCSL driver，可直接输出100 MHz参考时钟。这意味着客户无需额外购买时钟缓冲器，简化了系统时钟树设计，降低了BOM成本。　　四、抖动容限(JTOL)实测：RX性能核心验证　　抖动容限(Jitter Tolerance, JTOL)是衡量接收端性能的核心指标，它表征接收机在不同频率的抖动干扰下维持无误码传输的能力。JTOL测试结果直接反映了CDR(时钟数据恢复)环路的性能和整个RX信号链的鲁棒性。　　CLRT160 JTOL(抖动容限)实测曲线　　【JTOL深度解读】　　1. 全频段大幅超越PCIe 4.0 Spec：蓝色实测曲线在全测试频段(30 KHz ~ 100 MHz)均显著高于绿色PCIe 4.0 Base Spec CC mode Sj mask线，表明CLRT160的RX端在所有抖动频率下都拥有远超规范要求的抖动容限能力。　　2. 低频段达到2x Spec水平：在30 KHz ~ 1 MHz低频抖动区间，CLRT160实测值约为2 UIpp，达到PCIe 4.0规范要求(1 UIpp)的2倍。这说明芯片CDR环路的低频跟踪能力极强，能够有效应对电源噪声、参考时钟耦合等引起的低频抖动。　　3. 中频过渡区域平滑：在1 MHz ~ 10 MHz中频区域，实测曲线平滑过渡，无突兀跌落，体现了CDR环路带宽设计的合理性——在全自研CDR架构下，CLRT160的抖动跟踪与噪声抑制达到了良好平衡。　　4. 高频段保持优异裕量：在10 MHz ~ 100 MHz高频抖动区间，实测值稳定在0.15 ~ 0.2 UIpp，仍然远高于规范要求(~0.1 UIpp)。这表明RX端的高速采样器和均衡器对高频抖动具有出色的抑制能力。　　5. 全自研CDR的实力验证：优异的JTOL表现是CLRT160全自研CDR(时钟数据恢复)环路设计水平的直接体现。从相位检测器、环路滤波器到VCO，全部自研IP确保了各环节的最优匹配和深度优化。　　五、协议支持与诊断功能　　CLRT160的数字协议引擎全自研，完整支持PCIe 4.0协议规范，确保对上层系统完全透明。　　六、延迟与功耗表现　　6.1 信号处理延迟　　在典型的公共时钟模式下，CLRT160的信号处理延迟约为30 ns，与国际主流竞品处于同一水平，满足服务器、存储等对延迟敏感的应用场景需求。　　6.2 功耗管理　　CLRT160支持L1低功耗状态管理，当链路进入空闲状态时，芯片自动切换至低功耗模式，助力系统实现能效优化。同时支持SRIS/SRNS独立参考时钟模式，降低系统对参考时钟同步的严格依赖，进一步提升系统灵活性。　　七、封装设计与供应链优势　　八、CLRT160 vs 国际主流竞品：关键参数对比　　以下为核芯互联CLRT160与业界主流PCIe 4.0 Retimer产品的关键参数对比。后者为国际一线厂商的8-Lane Retimer产品，长期占据市场主导地位。　　【对比结论】CLRT160在链路拆分灵活性(5种 vs 3种)、核心IP自主可控(全自研 vs 部分外购)、接收均衡深度(12-tap DFE + 3-stage自适应CTLE)、PLL抖动性能(<200 fs全自研)、JTOL裕量(2x Spec)以及供应链保障(国产现货+成本优势)等关键维度上，均达到或超越国际主流竞品水平。竞品在眼图监测(EOM)、温度传感器和低延迟模式三个功能点上有差异化设计，但CLRT160在决定信号调理性能的核心指标上表现更为出色。　　九、综合评估与总结　　CLRT160核心竞争优势：　　1. 全自研核心技术 — 数字协议引擎 + 模拟PHY前端全部自主设计，未采用任何外购IP。从LTSSM状态机、CDR环路到SerDes收发器、CTLE/DFE均衡器，拥有完整知识产权，确保供应链安全和技术可控。　　2. 接收均衡业界领先 — 3-stage CTLE(支持自适应)+ 16档VGA + 12-tap DFE(8固定+4浮动)，全链路自适应，支持>35 dB超长信道损耗补偿，JTOL实测全频段超越PCIe 4.0 Spec达2倍。　　3. 高集成度降本增效 — 片内集成clock input buffer和LP_HCSL driver，可直接输出100 MHz参考时钟，简化系统时钟树设计，降低BOM成本。　　4. 信号完整性优异 — 集成T-Coil实现宽频带阻抗匹配，TX/RX回波损耗全面优于PCIe 4.0规范要求。TX眼图Height@BER1达871.75 mV，裕量充足。　　5. 国产供应链保障 — 本土化设计、生产与技术支持，供货周期短、响应速度快、价格竞争力强，有效保障客户供应链安全。　　经过全面的技术测试验证并与国际主流竞品的深度对比，核芯互联CLRT160在核心性能指标上已经达到甚至超越了国际一线厂商产品水平。从JTOL实测全频段超越PCIe 4.0规范2倍，到回环测试通过35 dB严苛信道，从全自研PLL抖动<200 fs到TX眼图优异裕量，从5种链路拆分配置的灵活性到全自研IP的供应链安全——CLRT160以强大的均衡能力、灵活的链路配置和高集成度设计，为国产服务器、数据中心、AI加速卡等应用提供了可靠的高端Retimer解决方案。　　国产芯，世界级性能。核芯互联CLRT160，值得您的信赖与选择。　　注：　　1. 文中"国际主流竞品"指业界某一线厂商的PCIe 4.0 8-Lane Retimer产品，该产品长期占据市场主导地位。　　2. CLRT160数据来源于核芯互联官方测试报告及芯片规格书。　　3. 全自研指数字协议引擎和模拟PHY前端(SerDes、PLL、CTLE、DFE、CDR等)均为核芯互联自主设计，未采用第三方外购IP。　　4. 竞品数据来源于其公开Datasheet，部分参数因公开资料有限未完整标注。　　5. 本文仅供参考，不构成采购建议。实际选型请结合具体应用场景进行综合评估。
关键词：
发布时间：2026-05-19 09:58 阅读量：1111 继续阅读>>

跳转至

/ 3

热门分类
半导体 电路保护 机电产品 嵌入式解决方案 连接器，互连器件 传感器，变送器 光电元件 开发套件 测试与测量 电源 风扇，热管理 盒子，外壳，机架 电缆，电线 无源元件 其它
  • 一周热料
  • 紧缺物料秒杀
型号 品牌 询价
MC33074DR2G onsemi
BD71847AMWV-E2 ROHM Semiconductor
RB751G-40T2R ROHM Semiconductor
CDZVT2R20B ROHM Semiconductor
TL431ACLPR Texas Instruments
型号 品牌 抢购
STM32F429IGT6 STMicroelectronics
BU33JA2MNVX-CTL ROHM Semiconductor
IPZ40N04S5L4R8ATMA1 Infineon Technologies
TPS63050YFFR Texas Instruments
BP3621 ROHM Semiconductor
ESR03EZPJ151 ROHM Semiconductor
热门标签
ROHM
Aavid
Averlogic
开发板
SUSUMU
NXP
PCB
传感器
半导体
原厂授权品牌
更多授权品牌>>
资讯排行榜
  • 周排行榜
  • 月排行榜

关于我们
AMEYA360商城(www.ameya360.com)上线于2011年，现有超过3500家优质供应商，收录600万种产品型号数据，100多万种元器件库存可供选购，产品覆盖MCU+存储器+电源芯 片+IGBT+MOS管+运放+射频蓝牙+传感器+电阻电容电感+连接器等多个领域,平台主营业务涵盖电子元器件现货销售、BOM配单及提供产品配套资料等，为广大客户提供一站式购销服务。

请输入下方图片中的验证码：

验证码