核芯互联丨国产高性能任意时钟发生器CLG6965发布:4×4mm小封装,支持PCIe Gen6

发布时间:2026-02-25 16:58
作者:AMEYA360
来源:核芯互联
阅读量:1146

  近日,核芯互联正式推出新一代高性能、低相位噪声可编程任意时钟发生器——CLG6965。该芯片专为高性能消费电子、网络通信、工业控制及数据通信领域打造,在极其紧凑的封装内,集成了强大的时钟生成与管理功能,以超低抖动、前沿的PCIe Gen6支持以及高度灵活的可编程性,在PCIe Gen6 (SSC off)(PLL BW of 500K–1.8MHz, CDR = 20MHz)测试条件下,抖动的典型值仅为30fs,为国产时钟芯片提供了新的选择。

核芯互联丨国产高性能任意时钟发生器CLG6965发布:4×4mm小封装,支持PCIe Gen6

  一、 极致尺寸:4×4mm小封装,释放PCB空间

  在服务器主板、交换机线卡及高端嵌入式系统中,PCB面积的优化至关重要。CLG6965采用了业界通用的 4 × 4 mm 24-VFQFPN 封装工艺,在保证高性能的同时实现了体积的最小化。这一极致的小封装设计,意味着:

  节省空间:相比传统大封装时钟芯片,体积大幅缩减,更适合交换机、路由器等高密度板卡设计。

  布局灵活:允许工程师将其更紧凑地放置在芯片组附近,缩短信号传输距离,改善信号完整性。

  无缝替换:作为通用时钟发生器,该封装符合业界主流标准,便于工程师进行国产化替代设计,降低替换成本。

  二、 性能强劲:超低抖动,前瞻支持PCIe Gen6

  在保持封装小巧的同时,CLG6965也保证高时钟信号性能:

  1. 超低抖动设计芯片内置高性能低噪声PLL,输出相位抖动典型值低至 0.2ps RMS,全温范围内典型抖动小于 0.4ps RMS。这一指标能够满足高速接口对时钟质量的严苛要求,有效提升系统的信噪比与稳定性。

  2. 紧跟高速接口趋势:支持PCIe Gen6紧跟高速计算发展步伐,CLG6965完美支持 PCI Express Gen 1.0 至 Gen 6.0(SSC Off模式),以及Gen 1.0 至 Gen 4.0的扩频时钟(SSC On模式)。这意味着无论是当下的主流服务器设计,还是下一代AI计算平台,CLG6965都能提供精准可靠的时钟支持。

  3. 宽频VCO与任意频率生成

  内置5GHz~6GHz宽范围VCO,支持从极低频(1kHz)到350MHz的差分输出,以及最高200MHz的LVCMOS输出。基于分数分频技术,可实现精度高达50ppb的任意频率转换,满足音视频等非标频应用需求。

  三、 功能特色:四大OTP配置,灵活应对复杂场景

  CLG6965不仅在性能上表现出色,更通过一系列特色功能,大幅简化了系统设计流程,提升了产品的易用性与灵活性。

  1. 四组OTP存储器,硬件管脚一键切换这是CLG6965的一大亮点。芯片内部集成了四组一次性可编程(OTP)存储器。

  灵活配置:工程师可以通过GPIO或引脚拉电阻方式,在四种预设配置间轻松切换。

  一物多用:同一颗芯片可以适配不同的系统模式(如全功能模式、省电模式)、不同的地区标准,或用于生产线的极限测试,无需更换物料,极大简化了BOM管理。

  2. 高可靠性:冗余输入与无毛刺切换针对服务器、电信线路卡等对可靠性要求极高的场景,CLG6965提供了双时钟输入冗余功能。在主备时钟源切换过程中,芯片可实现无毛刺切换,确保下游设备在时钟源故障或维护期间维持正常运转,提升系统鲁棒性。

  3. 多样化输出与独立扩频

  混合电平支持:提供4对通用差分输出(支持LVPECL、LVDS、HCSL)和1个LVCMOS参考时钟输出。支持1.8V、2.5V、3.3V混合电压供电,轻松实现电平转换。

  独立扩频(SSC):每个输出通道均支持独立的扩频调制,可有效降低系统EMI干扰,帮助产品通过电磁兼容认证。

  四、 典型应用场景

  凭借小封装、高性能、灵活配置的核心优势,CLG6965适用于广泛的终端产品:

  网络通信:以太网交换机、路由器、MSAN/DSLAM/PON、电信线路卡。

  高速计算与存储:服务器主板、FPGA/处理器时钟板卡、光纤通道、SAN存储设备。

  消费与工业:多功能打印机、广播音视频设备、工业自动化控制。

  结语

  CLG6965的发布,展示了核芯互联在高性能时钟芯片设计领域的深厚积累。作为一款支持PCIe Gen6、具备四组OTP配置功能的4×4mm时钟发生器,CLG6965将有力支撑国内通信与计算产业的升级需求,为工程师提供更具性价比、更易用的设计选择。

核芯互联丨国产高性能任意时钟发生器CLG6965发布:4×4mm小封装,支持PCIe Gen6


(备注:文章来源于网络,信息仅供参考,不代表本网站观点,如有侵权请联系删除!)

在线留言询价

相关阅读
芯跃未来 | 核芯互联 CLG21012 重磅发布 国产高性能时钟发生器全面兼容 PCIe 7.0
  在数据中心、AI 算力集群、高端服务器对时钟精度要求日益严苛的今天,核芯互联正式推出新一代高性能可编程时钟发生器——CLG21012。该产品 Pin-to-Pin 兼容业界标杆 Renesas RC21012,并在核心性能指标上实现全面超越,率先实现 PCIe Gen7 时钟兼容性,为下一代高速互连基础设施提供强劲"芯"动力。  一、产品定位:国产替代,性能跃升  CLG21012 是一款 12 通道输出高性能可编程时钟发生器,频率覆盖 1kHz 至 650MHz,支持 LVDS、LP-HCSL、LVCMOS 等多种输出格式。产品面向高性能计算(HPC)、数据中心加速器、企业级存储、交换机与路由器等关键应用场景,旨在为国内通信与计算产业提供自主可控、性能卓越的时钟解决方案。  更重要的是,CLG21012 与 Renesas RC21012 实现硬件级 Pin-to-Pin 兼容,用户无需修改 PCB 设计即可无缝替换,大大降低了国产导入的门槛和风险。  二、核心突破:PCIe Gen7 就绪  PCIe 7.0 作为下一代高速接口标准,对参考时钟的 RMS 相位抖动提出了极为严苛的要求——Common Clock 模式下需低于 67fs。这对时钟发生器的设计提出了前所未有的挑战。  核芯互联 CLG21012 在展频(SSC)条件下实测 PCIe Gen7 抖动表现如下:  实测数据显示,CLG21012 在最优配置下 PCIe Gen7 抖动低至 63.95fs,充分满足 PCIe 7.0 的 67fs 严苛要求,为下一代 128GT/s 高速互连奠定了坚实的时钟基础。  三、性能实测:抖动降低最多 60%,功耗降低最多 57%  核芯互联对 CLG21012 与 RC21012 进行了全面对标测试,覆盖多种晶振频率、输出格式和输出频率组合。测试结果令人振奋——CLG21012 在抖动性能和功耗控制上全面领先。  3.1 LP-HCSL RMS 相位抖动对比(25MHz 晶振)  3.2 LVDS RMS 相位抖动对比(25MHz 晶振)—— 新增测试  最新测试报告新增了对 LVDS 输出格式的全频段抖动测试。CLG21012 在 LVDS 模式下同样展现出远超 RC21012 的低抖动性能:  3.3 更多晶振选择,更低抖动表现  CLG21012 支持 25MHz、39.0625MHz、50MHz、78.125MHz 等多种晶振输入频率,并在每种配置下均展现出优异的低抖动特性。以下为 LP-HCSL 模式下的实测数据:  特别值得一提的是,CLG21012 在78.125MHz 晶振 X2 倍频模式下,156.25MHz 输出 RMS 抖动低至96.5fs,312.5MHz 输出低至82.8fs,均为业界顶尖水平,为高阶通信和计算应用提供了极致的时钟纯净度。  3.4 输出波形实测  CLG21012 在 LP-HCSL 和 LVDS 两种主要输出格式下均表现出极佳的信号完整性,边沿陡峭、过冲小、占空比精准。  ▲ LP-HCSL 100MHz 输出波形实测  Vamp = 1.53V | Duty Cycle = 50.2%  ▲ LVDS 100MHz 输出波形实测  Vamp = 826mV | Duty Cycle = 50.1%  3.5 实测相噪曲线 —— CLG21012 vs RC21012 直观对比25MHz 晶振 | LP-HCSL 156.25MHz▲ CLG21012 — RMS Jitter: 154.4 fs  ▲ RC21012 — RMS Jitter: 364.6 fs  25MHz 晶振 | LVDS 156.25MHz▲ CLG21012 — RMS Jitter: 156.1 fs  ▲ RC21012 — RMS Jitter: 361.9 fs  从相噪曲线可以清晰看出,CLG21012(蓝色曲线)在整个频偏范围内均显著优于 RC21012,尤其是在 1kHz~1MHz 的关键频段内,相噪底更低、杂散更少,直接转化为更低的 RMS 抖动。  不同晶振配置下 CLG21012 相噪表现  ▲ 50MHz 晶振 | LP-HCSL 156.25MHz — RMS Jitter: 127.7 fs▲ 78.125M X2 模式 | 156.25MHz — RMS Jitter: 96.5 fs  ▲ 78.125M X2 模式 | 312.5MHz — RMS Jitter: 82.8 fs  3.6 功耗对比:核心功耗降低 57%  在追求高性能的同时,CLG21012 在功耗控制上同样表现出色:  核心功耗从 174mA 降至 74mA,降幅高达 57%。在大规模数据中心部署中,这意味着数以千计的服务器节点累计节省的功耗将极为可观,直接转化为运营成本的降低和碳排放的减少。  四、SSC 展频功能实测  PCIe 规范要求参考时钟支持展频(Spread Spectrum Clocking, SSC)以降低 EMI。CLG21012 支持中心展频和下展频两种模式,展频深度可编程。最新测试报告对 SSC 功能进行了全面验证:  调制频率:31.5KHz / 33KHz 可选  展频深度:-0.25% / -0.5% Down Spread  频率精度:满足 PCIe Gen7 对展频时钟的精度要求  ▲ CLG21012 SSC 展频实测频谱(31.5KHz 调制 / -0.5% Down Spread)  实测结果表明,CLG21012 的 SSC 功能各项参数均符合 PCIe 规范要求,可有效降低高速时钟带来的 EMI 干扰,同时保持优异的抖动性能。  五、关键特性一览  六、应用场景  凭借卓越的低抖动性能和灵活的输出配置,CLG21012 可广泛应用于以下领域:  高性能计算(HPC)——为多路 CPU/GPU 互联提供极低抖动的参考时钟,保障高速 SerDes 链路的信号完整性。  数据中心与 AI 加速器——满足 PCIe Gen7 时钟要求,为 128GT/s 的 CXL 和 PCIe 互连提供可靠时钟源,降低误码率,提升训练效率。  企业级存储——为 NVMe SSD 控制器、RAID 卡等提供高精度时钟,确保高速数据传输的稳定可靠。  交换机与路由器——支持 100G/400G/800G 以太网 PHY 时钟需求,助力网络基础设施带宽升级。  工业控制——宽温工作范围和 robust 设计确保在严苛工业环境下的长期稳定运行。  七、国产替代,供应保障  在全球半导体供应链波动的大背景下,核芯互联 CLG21012 的推出为国内通信设备厂商、服务器制造商和数据中心运营商提供了一个高性能、高可靠性的国产时钟解决方案。Pin-to-Pin 兼容设计确保了用户可以在不改动现有硬件平台的情况下快速完成导入验证,大幅缩短产品上市周期。  同时,本土供应链的优势使得 CLG21012 在交货周期、技术支持和成本控制方面具备更强的竞争力,帮助客户在激烈的市场竞争中抢占先机。  八、结语  核芯互联 CLG21012 的发布,标志着国产高性能时钟发生器在技术上达到了国际领先水平。更低的抖动、更低的功耗、PCIe Gen7 就绪——这三大核心优势使其成为下一代高速计算与通信系统的理想时钟伙伴。  我们诚邀各领域的合作伙伴联系核芯互联,获取 CLG21012 的详细技术资料和样品支持,共同开启高速互联的新篇章。
2026-06-09 13:35 阅读量:320
核芯互联丨国产PCIe 5.0线性重驱动器标杆之作 核芯互联CLRD320与TI DS320PR810深度对比
  在当前全球半导体供应链重构的大背景下,国产高性能信号调理芯片的技术突破与产业化进展备受关注。核芯互联(HexinHulian)推出的CLRD320八通道线性重驱动器,以对标TI DS320PR810的产品定位进入PCIe 5.0高端信号链路市场。本文将从电气性能、系统设计、应用场景等多个维度,对两款产品进行详尽的对比分析,为工程师及采购决策者提供客观、全面的技术参考。  图1 | CLRD320八通道线性重驱动器功能架构图  一、产品定位与技术架构  PCIe 5.0标准将单通道数据传输速率提升至32GT/s,信号完整性(Signal Integrity)成为系统设计中最严峻的挑战之一。高频信号在PCB走线、连接器和线缆中传输时会遭受严重的插入损耗(Insertion Loss),导致眼图闭合、误码率攀升。线性重驱动器(Linear Redriver)作为信号链路中的关键调理元件,通过连续时间线性均衡器(CTLE)对高频分量进行补偿,同时保持链路的线性特性,使下游接收端能够正确完成链路训练(Link Training),是PCIe 5.0系统设计中不可或缺的信号完整性解决方案。  核芯互联CLRD320是一款八通道多速率线性重驱动器,专为PCIe 5.0、CXL 2.0、UPI 2.0及速率高达32Gbps的其他高速接口设计。产品采用先进的模拟CMOS工艺,集成了双级连续时间线性均衡器与线性输出驱动器,每个通道独立运行。如上图所示,器件内部包含8路独立的信号通路,每路均配备双级CTLE和线性驱动器,同时集成了接收器检测、电源管理、SMBus/I2C接口、EEPROM控制器和数字核心等辅助功能模块,单路3.3V供电配合内部稳压器设计可有效抵抗板级电源噪声。  TI DS320PR810作为该细分领域的先发产品,自2022年发布以来已被多家服务器和存储厂商广泛采用,是PCIe 5.0线性重驱动器的事实标杆。两款产品在引脚定义、封装尺寸和基本功能架构上保持了高度一致,均为5.5mm×10mm WQFN-64封装,支持Pin Mode、SMBus/I2C从机模式和EEPROM自加载三种配置方式。  二、核心电气规格逐项对比  2.1 高速信号性能参数  技术解读:附加抖动是衡量重驱动器信号保真度的核心指标。CLRD320在附加随机抖动(70fs vs 75fs)和附加总抖动(1.3ps vs 1.5ps)两个关键参数上分别实现了约7%和13%的性能提升。在高密度服务器背板设计中,链路预算往往以毫分贝(mdB)和飞秒(fs)为单位进行精密计算,CLRD320更低的附加抖动意味着可为系统留下更大的抖动裕量(Jitter Margin),对于需要通过严格PCIe 5.0兼容性认证的产品而言,这一优势具有实质性的工程价值。  2.2 回波损耗与信号完整性  技术解读:回波损耗直接反映器件端口的阻抗匹配质量。CLRD320在16GHz频段的输入差分回波损耗达到-10dB,优于DS320PR810的-9dB;更为显著的是输入共模回波损耗指标,CLRD320在2.5~16GHz全频段内实现了-10dB至-13dB的性能,相比DS320PR810的-6dB至-9dB有大幅提升。优秀的共模回波损耗意味着器件对共模噪声的抑制能力更强,在多通道并行传输的x16配置中可有效降低通道间串扰和共模噪声向差模的转换。  2.3 功耗与电源特性  技术解读:正常工作模式下两款产品的有功功耗处于同一水平。CLRD320的待机功耗相对较高(RX检测等待功耗180mW vs 166mW,差异极小),在需要频繁进入低功耗状态的边缘计算场景中需纳入设计考量。但对于始终运行的数据中心服务器而言,待机功耗占比极小。CLRD320内部集成的高性能稳压器电源轨设计可有效抵抗板级电源噪声,确保均衡性能的一致性。  2.4 可靠性与环境适应性  三、系统设计与工程实现  3.1 控制接口与配置灵活性  CLRD320采用四级(4-Level)控制输入设计,通过1kΩ下拉、20kΩ下拉、浮空(Float)、1kΩ上拉四种状态实现配置。这种方案简化了外部电阻网络的设计复杂度,降低了BOM成本,对于仅需基础EQ配置的应用场景尤为友好。  DS320PR810采用五级(5-Level)控制输入,通过1kΩ/8.25kΩ/24.9kΩ/75kΩ下拉及浮空实现五级状态。五级设计提供了更多的配置粒度,但同时也增加了外部电阻的选型复杂度和成本。其MODE引脚L3和L4状态保留为TI内部测试模式,用户实际可用的配置级别为L0/L1/L2加浮空。  从工程实现角度看,CLRD320的四级控制输入方案在绝大多数服务器主板和加速卡应用中已完全够用,更简单的电阻配置降低了生产环节的贴片错误率,对大批量生产更为友好。  3.2 PCIe链路训练兼容性  两款产品均为协议无关(Protocol Agnostic)的线性重驱动器,这一设计哲学对PCIe 5.0系统至关重要。PCIe Gen3/4/5的链路训练协议要求Tx端发送10个Preset,Rx端通过7级CTLE和单抽头DFE寻找最优均衡组合。线性重驱动器不对信号进行非线性判决或再定时,而是将发射端Preset信号透明传递至接收端,使完整的端到端信道作为整体参与链路训练。  CLRD320的线性数据路径在32Gbps速率下保持了700mVpp的交流线性度范围,完全满足PCIe 5.0 Tx端800-1200mVpp输出摆幅的线性传输要求。自动接收器检测功能的状态机符合PCIe规范要求,支持上电检测、PERST#信号触发检测等多种检测模式。  3.3 配置时序与系统启动  CLRD320在系统启动速度方面展现出明显优势:EEPROM加载时间缩短33%(5ms vs 7.5ms),POR后首次SMBus访问时间缩短40%(30ms vs 50ms)。对于支持热插拔和需要快速枚举PCIe设备的服务器平台,更快的启动时序意味着更短的服务就绪时间和更高的系统可用性。  四、典型应用场景深度分析  4.1 服务器主板PCIe x16插槽信号延伸  应用描述  在机架式服务器和塔式服务器中,CPU Root Complex的PCIe x16信号需经过PCB走线、金手指连接器到达PCIe插槽。当走线距离超过PCIe 5.0规范建议的最大信道长度时,信号完整性会严重恶化。  方案部署:在CPU与PCIe插槽之间各放置两颗CLRD320(Tx和Rx方向各一颗,共16通道),可将有效信道延伸距离增加12-16英寸。低至70fs的附加抖动确保延伸后的链路仍能满足PCIe 5.0 Base Spec对总抖动的严格要求,为通过PCI-SIG兼容性认证提供充足的链路裕量。  4.2 HPC与GPU集群互联  应用描述  GPU集群和超级计算节点中,多个GPU通过PCIe Switch或直连方式互联,PCB走线距离较长且经过背板连接器。CXL 2.0协议在内存扩展和缓存一致性互联中的应用对信号完整性提出了更高要求。  方案部署:CLRD320支持PCIe 5.0和CXL 2.0双协议。在x16配置中,四颗CLRD320芯片即可实现全双工16通道信号调理。20ps超低偏差确保了x16链路中16条Lane的相位一致性,优异的共模回波损耗性能可有效抑制多通道并行传输时的共模噪声耦合。  4.3 存储区域网络与NVMe背板  应用描述  企业级存储阵列和NVMe SSD背板中,控制器需通过10-20英寸背板走线连接多达24个U.2/U.3 NVMe SSD插槽,高频插入损耗可达20dB以上@16GHz。  方案部署:CLRD320最大22dB的CTLE均衡能力完全覆盖此类应用场景的信道损耗预算。x24总线宽度的支持能力意味着三颗CLRD320即可覆盖24个NVMe SSD插槽。此外还支持SAS/SATA协议(激活缓冲模式),可在同一硬件平台上灵活支持三种SSD形态,实现通用背板(Universal Backplane)设计。  4.4 网络接口卡与硬件加速卡  应用描述  100G/200G/400G智能网卡(SmartNIC)和DPU通常采用PCIe 5.0 x16接口与主机CPU通信,板卡尺寸受限于FHHL/FHFL规格,PCB面积紧张。  方案部署:5.5mm×10mm紧凑WQFN封装适合空间受限的加速卡设计。通过EEPROM自加载模式,网卡上电后自动完成配置,无需外部MCU参与。Pin Mode模式下仅需几颗电阻即可完成功能配置,进一步降低设计复杂度。低至100ps的传播延迟对时序敏感的网络加速应用影响极小。  4.5 UPI 2.0处理器互联  应用描述  多路服务器(2P/4P/8P)中,CPU之间通过Intel UPI总线进行缓存一致性互联,UPI 2.0速率高达24GT/s,与PCIe 5.0处于同一信号速率量级。  方案部署:CLRD320明确支持UPI 2.0协议,可在多路服务器主板中部署于CPU之间的UPI链路。激活缓冲模式下禁用PCIe接收器检测,配置为通用带均衡缓冲器,完美适配UPI等非PCIe协议的传输需求。  五、核芯互联CLRD320核心竞争优势  六、选型建议与技术决策指南  对于正在评估PCIe 5.0线性重驱动器的系统设计师和采购决策者,以下场景化建议可供参考:  优先选择CLRD320的场景:  抖动敏感型设计:当链路预算紧张,需要通过PCI-SIG兼容性认证测试,或需要为长距离信道保留最大裕量时,CLRD320 70fs的附加抖动优势可转化为测试通过率的提升。  高频段损耗为主的信道:当PCB材料Df值较高或信道中含有较多连接器导致高频段反射严重时,CLRD320更优的回波损耗性能可改善整体信号质量。  国产替代/信创项目:在政府、金融、电信、能源等关键基础设施领域,有明确的国产化率要求或供应链安全考量时,CLRD320是可靠的国产替代方案。  快速启动需求:对于支持热插拔、需要快速枚举PCIe设备的服务器和存储平台,CLRD320更快的EEPROM加载和SMBus就绪时间可优化系统启动体验。  大批量成本敏感型应用:在年用量达数十万颗的大规模部署中,CLRD320的价格优势和简化的外围电路设计可带来可观的TCO降低。  建议综合评估的场景:  对待机功耗有极致要求的电池供电或边缘计算设备,需根据实际工作占空比计算总功耗影响。  工作环境温度长期接近125°C以上的极端场景,需评估结温裕量。  已有基于DS320PR810的成熟设计需要直接替代时,建议先进行SI仿真验证和兼容性测试,确保控制输入映射关系正确。  七、总结与展望  通过对核芯互联CLRD320与TI DS320PR810的深度技术对比,我们可以清晰地看到,国产PCIe 5.0线性重驱动器在核心技术指标上已达到甚至部分超越了国际标杆产品的水平。CLRD320在附加抖动、回波损耗、启动时序等关键性能参数上展现出明确的竞争优势,同时在供应链安全、技术支持响应速度和成本效益方面具备国产芯片的天然禀赋。  PCIe 5.0生态正处于快速扩张期,从服务器、存储到AI加速、网络基础设施,32Gbps高速信号调理的市场需求将持续增长。核芯互联CLRD320作为国内该细分领域的领先产品,不仅为工程师提供了高性能的信号完整性解决方案,更为中国半导体产业链在高端接口芯片领域的自主可控增添了重要一环。  对于正在规划或设计PCIe 5.0系统的工程师而言,CLRD320是一款值得认真评估的优秀选择。建议有需求的客户联系核芯互联获取评估板(EVB)、参考设计和SI仿真模型,通过实际测试验证其在目标应用场景中的表现。
2026-05-25 10:11 阅读量:484
核芯互联丨CL3669国产双通道16位250MSPS ADCPin-to-Pin 兼容 ADS42LB69 · 更低功耗 · 更高性价比
核芯互联丨纯CMOS工艺 宽带混频器芯片CLMX5548E / CLMX5549E · 2GHz~15GHz高性能无源双平衡混频器
  在微波射频领域,混频器是收发系统的核心器件。核芯互联依托自主研发的纯CMOS工艺,成功推出CLMX5548E与CLMX5549E两款高性能宽带混频器芯片,以超高集成度、超宽带宽和出色的线性度,为5G通信、探测感知、卫星调制解调等应用提供极具竞争力的国产化解决方案。  核心技术优势  纯CMOS工艺打造 · 高集成度设计  纯CMOS工艺    3.3V单电源    QFN 3mm×2mm    超宽温 -55℃~125℃  区别于传统的III-V族工艺(如GaAs),核芯互联采用标准纯CMOS工艺实现微波混频器,带来显著的成本优势与供应链安全性。片上集成RF巴伦、LO放大链路、可选LO倍频器及偏置控制电路,大幅降低系统BOM成本和设计复杂度。  典型应用框图  CLMX5549E采用无源双平衡混频架构,RF与IF端口可互换,片上集成LO驱动放大器和可选倍频器,仅需0dBm本振输入即可驱动。下图展示了TDD收发链路中的典型应用及芯片内部框图。  图1. TDD收发链路典型应用(左)及CLMX5549E内部框图(右)  CLMX5548E · 差分IF宽带混频器  CLMX5548E是一款高性能无源双平衡宽带混频器,集成内部RF巴伦,支持2~15GHz超宽带RF频率。其突出特点是采用差分IF端口设计,支持DC~6GHz的IF带宽,特别适用于IF频率延伸至500MHz以下的低频应用场景。  ▎核心性能指标  适用场景  IF频率在500MHz以下的超宽带应用,如宽带探测、零中频/低中频接收机、DC耦合基带处理系统等。差分IF端口可直接对接差分IF放大器或差分滤波器,简化信号链设计。  CLMX5549E · 单端IF宽带混频器  CLMX5549E与CLMX5548E功能类似,区别在于集成了片上IF巴伦,所有RF、LO、IF端口均为单端50Ω匹配,使用更加便捷。推荐用于IF频率在500MHz以上的应用场景,覆盖2~14GHzRF带宽。  ▎核心性能指标  适用场景  IF频率在500MHz以上的标准中频应用,如5G微波回传、C/X/Ku波段探测、卫星通信调制解调器等。片上集成IF巴伦,无需外部巴伦器件,进一步减少外围元件数量。  实测性能曲线  下图展示了CLMX5549E在下混频模式下,全频段(4~15GHz)的变频损耗与IIP3随RF频率的变化曲线。在25℃典型温度下,变频损耗稳定在10~15dB范围内,IIP3保持在23~27dBm的高线性度水平,充分体现了纯CMOS工艺的高性能优势。  图2. 下混频变频损耗与IIP3 vs RF频率(LO功率=0dBm,IF=100MHz,25℃/55℃/85℃/125℃)  线性度与端口隔离度  CLMX5549E具备出色的线性度和端口隔离性能。输入P-1dB在IF全频段内保持在13dBm以上,IF端口对RF和LO的隔离度分别优于45dB和55dB,有效抑制了信号泄漏和本振馈通。  图3. 输入P-1dB vs IF频率  图4. IF端口隔离度 vs IF频率(IF-RF / IF-LO)  选型建议:IF频率在500MHz以下,或需要差分IF接口的场景,首选CLMX5548E;IF频率在500MHz以上、追求使用便捷性的场景,推荐CLMX5549E。两者均支持上/下变频、LO倍频器可选、双向RF/IF端口互换等灵活配置。  核芯互联 · 让射频设计更简单  CLMX5548E与CLMX5549E以纯CMOS工艺实现高性能宽带混频功能,集成片上巴伦与LO驱动链路,以极小封装和极简外围,帮助工程师快速构建5G通信、探测感知、卫星链路等射频系统。核芯互联将持续深耕射频芯片领域,为客户提供更多高品质、高性价比的国产化射频解决方案。
2026-05-20 09:24 阅读量:578
  • 一周热料
  • 紧缺物料秒杀
型号 品牌 询价
RB751G-40T2R ROHM Semiconductor
BD71847AMWV-E2 ROHM Semiconductor
MC33074DR2G onsemi
CDZVT2R20B ROHM Semiconductor
TL431ACLPR Texas Instruments
型号 品牌 抢购
IPZ40N04S5L4R8ATMA1 Infineon Technologies
STM32F429IGT6 STMicroelectronics
ESR03EZPJ151 ROHM Semiconductor
TPS63050YFFR Texas Instruments
BP3621 ROHM Semiconductor
BU33JA2MNVX-CTL ROHM Semiconductor
热门标签
ROHM
Aavid
Averlogic
开发板
SUSUMU
NXP
PCB
传感器
半导体
相关百科
关于我们
AMEYA360微信服务号 AMEYA360微信服务号
AMEYA360商城(www.ameya360.com)上线于2011年,现 有超过3500家优质供应商,收录600万种产品型号数据,100 多万种元器件库存可供选购,产品覆盖MCU+存储器+电源芯 片+IGBT+MOS管+运放+射频蓝牙+传感器+电阻电容电感+ 连接器等多个领域,平台主营业务涵盖电子元器件现货销售、 BOM配单及提供产品配套资料等,为广大客户提供一站式购 销服务。

请输入下方图片中的验证码:

验证码